JPH1154746A - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents

絶縁ゲート型半導体装置およびその製造方法

Info

Publication number
JPH1154746A
JPH1154746A JP9205915A JP20591597A JPH1154746A JP H1154746 A JPH1154746 A JP H1154746A JP 9205915 A JP9205915 A JP 9205915A JP 20591597 A JP20591597 A JP 20591597A JP H1154746 A JPH1154746 A JP H1154746A
Authority
JP
Japan
Prior art keywords
gate electrode
gate
semiconductor substrate
semiconductor device
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9205915A
Other languages
English (en)
Inventor
Akira Mase
晃 間瀬
Tomoyoshi Kushida
知義 櫛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP9205915A priority Critical patent/JPH1154746A/ja
Priority to DE19834420A priority patent/DE19834420A1/de
Priority to US09/126,722 priority patent/US6200868B1/en
Publication of JPH1154746A publication Critical patent/JPH1154746A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 絶縁破壊のおそれなくしてパワー系の用途に
使用できる絶縁ゲート型半導体装置を，簡易な工程でか
つ歩留まりよく製造できるその製造方法ともに提供する
こと。 【解決手段】 ゲート電極１４の側壁１４ａに接して，
ゲート電極１４自体の材質を酸化（または窒化）して形
成した側面絶縁層１１を設け，ゲート電極１４と半導体
基板８０との間がゲート絶縁膜１５とこの側面絶縁層１
１とにより絶縁されるようにした。また，ゲート電極１
４と半導体基板８０との間隔が，ゲート電極１４の中央
付近よりも側壁１４ａ付近で大きくなるようにし，かつ
この部分が絶縁物で隙間なく充填されるようにした。こ
の構造は，ゲート電極１４の加工後に，ゲート電極１４
自体を熱酸化（または窒化）して，その酸化物層（また
は窒化物層）を異方性エッチングすることにより実現さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体基板から絶
縁されたゲート電極への印加電圧により電流制御を行う
絶縁ゲート型半導体装置およびその製造方法に関する。
さらに詳細には，ゲート電極の端部と半導体基板との間
の耐電圧が，大電流の制御が可能なほど高い絶縁ゲート
型半導体装置に関するものである。また，そのような絶
縁ゲート型半導体装置を，簡単な行程でかつ高い歩留ま
りで製造できる絶縁ゲート型半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】近年，大電流の制御にも半導体装置が用
いられるようになってきている。半導体装置を介してデ
ジタル回路で電圧により大電流の制御を行うことができ
れば便利だからである。このようなパワー系の用途に用
いられる半導体装置（パワーＩＣ等）は主として，ＩＧ
ＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いて
構成されている。
【０００３】この種の半導体装置は一般的に，図１０に
示す構造を有している。すなわち，半導体基板８０上に
ゲート電極８４が設けられており，また，半導体基板８
０に対して導通をとるソース電極８６が設けられてい
る。そして半導体基板８０には，ソース拡散部８８等の
公知のウェル構造が形成されている。このウェル構造の
ｐｎ接合により，ゲート電極８４に電圧が印加されてい
ない状態では厚さ方向の電流が阻止されるようになって
いる。ここでゲート電極８４は，ゲート絶縁膜８５によ
り半導体基板８０から絶縁されており，ソース電極８６
からも層間絶縁膜８７により絶縁されている。このよう
なソース電極８６を有する半導体装置を，絶縁ゲート型
半導体装置という。なお，この種の半導体装置は通常，
図１０に示されるように２つの素子が左右対称に並置さ
れたレイアウトで製造される。
【０００４】この半導体装置では，半導体基板８０に厚
さ方向の電圧を掛けつつゲート電極８４に所定のゲート
電圧を印加すると，半導体基板８０にチャンネルが形成
されて厚さ方向に電流が流れる。ゲート電圧をオフすれ
ば電流も停止する。かくしてゲート電圧のオンオフによ
り電流の制御が行われる。この動作においてゲート電極
８４と半導体基板８０との間には，３０Ｖ程度以上の耐
圧が要求される。
【０００５】この種の半導体装置は，一般的には次のよ
うにして製造される。すなわち，半導体基板８０上に
ゲート絶縁膜８５と多結晶シリコンとを順に全面に形成
し，そして多結晶シリコンをパターニングしてゲート
電極８４を形成する。そして，ゲート絶縁膜８５のう
ちゲート電極８４に覆われていない部分を除去し，そ
の状態でイオン注入およびアニーリングによりソース拡
散部８８等のウェル構造を形成する。その後，層間絶
縁膜８７およびソース電極８６を形成すると，図１０に
示す半導体装置ができあがる。
【０００６】この半導体装置については，次のような問
題点が指摘できる。まず，ゲート電極８４と半導体基板
８０との間の耐圧が確保できないことが挙げられる。そ
の原因は，ゲート電極８４の端部においてゲート絶縁膜
８５に欠陥があるからである。この箇所に欠陥ができる
理由は次の通りである。すなわち，前記でゲート絶縁
膜８５を除去する際（通常，ウェットエッチングによ
る）に，ゲート電極８４端の下部のゲート絶縁膜８５に
もダメージが加わり，図１１の拡大図に示すようにアン
ダーカット９０が生じてしまうのである。この後，前記
でウェル構造が形成されてから前記で層間絶縁膜８
７が形成される（通常，ＣＶＤによる）が，アンダーカ
ット９０は完全には充填されずに空孔として残ってしま
う。アンダーカット９０内には途中の熱酸化工程でも酸
素の供給が不足して十分には酸化物が形成されないし，
ＣＶＤで層間絶縁膜８７を形成すると入口が閉じられて
しまうからである。
【０００７】このため，ゲート電極８４の端部において
はゲート電極８４と半導体基板８０との間の絶縁に寄与
する有効な酸化物が著しく薄く，耐圧が低いのである。
また，この空孔内には，途中の工程で導電性ダストが進
入してそのまま残留することがあり，これも耐圧を低下
させる原因となる。導電性ダストとしては，フォトレジ
ストや，シリコンのエッチング副生成物，洗浄時の水分
等が挙げられる。そして，このゲート電極８４の端部
は，ゲート電圧が印加されたときに電界が集中する箇所
でもある。したがって，メモリやロジックのように動作
電圧が低い場合はともかく，パワー系の用途に用いると
ゲート電極８４の端部で半導体基板８０との間に絶縁破
壊が生じるおそれがある。
【０００８】この耐圧低下を防止する対策として，前記
でゲート絶縁膜８５を除去する際に，ゲート電極８４
端の位置からある程度の幅９１にわたってゲート絶縁膜
８５を残すことが考えられる（図１２参照）。しかしこ
のためには，幅９１の分のゲート絶縁膜８５を残すため
のフォトマスクの形成や，そのフォトマスクのエッチン
グ後における除去のために工程数が増加してしまい，コ
ストの上昇や製造のタクトタイムの長期化が問題とな
る。また，前記のイオン注入の際，注入する元素がヒ
素のように原子半径の大きなものであると，酸化膜の透
過性が悪いため，幅９１の部分の半導体基板８０には十
分にイオンが注入できない。このため，適正な素子特性
が得られるようなウェル構造を形成するためには，幅９
１のサイズ（０．５μｍ程度）およびアライメントを極
度に精密に管理する必要がある。しかし通常のフォトリ
ソグラフィ装置でのアライメント精度は０．２μｍ程度
であり，十分でない。このため，図１０の左右の素子で
幅９１のサイズが異なってしまい，素子特性の均一性が
得られない。このため歩留まりが低くなる。
【０００９】別の対策としては，特開平７−３３５８７
４号公報に示されるものも考えられる。すなわち，ゲー
ト電極の側部にＣＶＤによってサイドウォール（スペー
サ）を形成し，これをマスクにしてウェル構造形成のた
めのイオン注入を行うのである。しかしながらこの場合
には，ＣＶＤによるサイドウォールの堆積膜厚がウェハ
間およびウェハ内でばらつくことがあるため，均一な素
子特性が確保し難く，これも歩留まり低下の原因となる
という問題がある。また，ＣＶＤ等の堆積層は，ゲート
電極との界面に微少な隙間が残ったり，堆積物自体がダ
ストを含んでいたり粒塊状をなしていたりするため，絶
縁耐圧は必ずしも高くない。
【００１０】
【発明が解決しようとする課題】本発明は，前記した従
来の半導体装置およびその製造方法が有する問題点を解
決するためになされたものである。すなわちその課題と
するところは，ゲート電極と半導体基板との間の耐圧が
十分高く，絶縁破壊のおそれなくしてパワー系の用途に
使用できる絶縁ゲート型半導体装置を提供することにあ
る。また，そのような絶縁ゲート型半導体装置を高い歩
留まりで実現するため，ゲート電圧印加時に電界が集中
する箇所であるゲート電極の端部に十分に耐圧が高い絶
縁層を形成できる製造方法を提供することにある。
【００１１】
【課題を解決するための手段】この課題の解決を目的と
してなされた請求項１の発明に係る絶縁ゲート型半導体
装置は，半導体基板上に形成されたゲート電極と，前記
ゲート電極と前記半導体基板との間に位置するゲート絶
縁膜と，前記ゲート電極の側壁部の材質を絶縁物化して
形成された側面絶縁層とを有し，前記ゲート電極が，前
記ゲート絶縁膜および前記側面絶縁層により前記半導体
基板から絶縁されていることを特徴として特定される。
【００１２】この絶縁ゲート型半導体装置では，ゲート
電極に所定の閾値電圧以上の電圧（ゲート電圧）を印加
すると，このゲート電圧に基づく電界により半導体基板
に電界効果が生じ，電流（ドレイン電流）が流れうる状
態となる。ゲート電圧を解除すると，電界効果が消滅し
てドレイン電流が流れえない状態に戻る。したがって，
ドレイン電流を流すための電圧を半導体基板に印加して
おけば，ゲート電圧のオンオフによりドレイン電流を制
御できる。なおゲート電極は，ゲート絶縁膜および側面
絶縁層により半導体基板から絶縁されているので，ゲー
ト電圧の印加のためにゲート電極に注入された電荷が半
導体基板に流れることはない。
【００１３】ここにおいて，ゲート電極にゲート電圧を
印加したとき，ゲート電極の端部には電界が集中し，そ
こと半導体基板との間には相当に強い電界が掛かること
となる。この箇所は，ゲート絶縁膜と側面絶縁層とによ
り絶縁されている。上記のようにこの絶縁ゲート型半導
体装置における側面絶縁層は，ゲート電極の側壁部の材
質を絶縁物化して形成されたものであるため，側面絶縁
層とゲート電極との間に隙間がなく，また，側面絶縁層
の内部に導電性のダストが残留していることもない。す
なわち，強い電界が掛かる範囲が絶縁物で密に充填され
ている。このため，絶縁破壊が起こりにくく，ゲート電
極と半導体基板との間の耐圧が高い。したがって，ゲー
ト電極と半導体基板との間に３０Ｖ程度以上の耐圧が要
求されるパワー系の用途にも使用できる。
【００１４】ここで側面絶縁層としては，ゲート電極の
材質の酸化物，窒化物などが使用できる。また，その形
成方法としては，酸化拡散炉での酸化処理や窒化処理は
もちろん，陽極酸化処理のような湿式処理でもよい。
【００１５】また，請求項２の発明に係る絶縁ゲート型
半導体装置は，半導体基板上に形成されたゲート電極
と，前記ゲート電極を前記半導体基板から絶縁する絶縁
膜とを有し，前記絶縁膜が，前記ゲート電極の中央部よ
りも端部において厚く，前記ゲート電極の端部と前記半
導体基板との間が絶縁物により隙間なく充填されている
ことを特徴として特定される。
【００１６】この絶縁ゲート型半導体装置では，請求項
１の絶縁ゲート型半導体装置の場合と同様にゲート電圧
のオンオフによりドレイン電流の制御がなされ，ゲート
電極にゲート電圧を印加したときにはゲート電極の端部
と半導体基板との間に相当に強い電界が掛かる。上記の
ようにこの絶縁ゲート型半導体装置では，ゲート電極を
半導体基板から絶縁する絶縁膜が，ゲート電極の中央部
よりも強い電界が掛かる端部において厚くされており，
ゲート電極の端部と半導体基板との間が絶縁物により隙
間なく充填されている。このため，絶縁破壊が起こりに
くく，ゲート電極と半導体基板との間の耐圧が高い。し
たがって，ゲート電極と半導体基板との間に３０Ｖ程度
以上の耐圧が要求されるパワー系の用途にも使用でき
る。なお，この絶縁ゲート型半導体装置における「絶縁
膜」は，いわゆるゲート絶縁膜のほか，請求項１にいう
側面絶縁層でもよい。言い換えると，ゲート電極の端部
直下の，中央部よりも厚い絶縁膜は，ゲート絶縁膜であ
るか側面絶縁層であるかを問わない。
【００１７】そして，請求項３の発明に係る絶縁ゲート
型半導体装置の製造方法は，半導体基板上にゲート絶縁
膜を形成するゲート絶縁膜形成工程と，前記半導体基板
から絶縁されたゲート電極を前記ゲート絶縁膜上に形成
するゲート電極形成工程と，前記ゲート電極の側壁部を
絶縁物化する絶縁物化工程と，を含むことを特徴として
特定される。
【００１８】この絶縁ゲート型半導体装置の製造方法で
は，まずゲート絶縁膜形成工程にて半導体基板上にゲー
ト絶縁膜が形成されると，次いでゲート電極形成工程で
半導体基板から絶縁されたゲート電極がゲート絶縁膜上
に形成される。そして，絶縁物化工程によりゲート電極
の側壁部が絶縁物化される。かくして製造される絶縁ゲ
ート型半導体装置では，請求項１の絶縁ゲート型半導体
装置の場合と同様にゲート電圧のオンオフによりドレイ
ン電流の制御がなされ，ゲート電極にゲート電圧を印加
したときにはゲート電極の端部と半導体基板との間に相
当に強い電界が掛かる。このときゲート電極と半導体基
板との間の絶縁は，ゲート絶縁膜と，絶縁物化工程で形
成された絶縁層（側面絶縁層）とによる。
【００１９】ここで前記のように，絶縁物化工程ではゲ
ート電極の側壁部を絶縁物化するので，絶縁物を堆積す
る（ＣＶＤ等）場合と異なり，絶縁層とゲート電極との
間に隙間がなく，また，絶縁層の内部に導電性のダスト
が残留することもない。すなわち，強い電界が掛かる範
囲が絶縁物で密に充填される。このため，絶縁破壊が起
こりにくく，ゲート電極と半導体基板との間の耐圧が高
い。したがって，ゲート電極と半導体基板との間に３０
Ｖ程度以上の耐圧が要求されるパワー系の用途にも使用
できる絶縁ゲート型半導体装置が製造される。また，ゲ
ート電極の側壁部を絶縁物化して形成した絶縁層は，堆
積により形成したものより均一性が高く，素子特性の均
一化にも貢献している。
【００２０】また，請求項４の発明に係る絶縁ゲート型
半導体装置の製造方法は，請求項３に記載する絶縁ゲー
ト型半導体装置の製造方法であって，前記絶縁物化工程
では，前記ゲート電極の側壁部を酸化することを特徴と
して特定される。
【００２１】この絶縁ゲート型半導体装置の製造方法で
は，絶縁物化工程において，ゲート電極の側壁部を酸化
して絶縁層（酸化物層）を形成する。このため，酸化物
を堆積する（ＣＶＤ等）場合と異なり，酸化物層とゲー
ト電極との間に隙間がなく，また，酸化物層の内部に導
電性のダストが残留することもない。すなわち，強い電
界が掛かる範囲が酸化物で密に充填される。このため，
絶縁破壊が起こりにくく，ゲート電極と半導体基板との
間の耐圧が高い。したがって，ゲート電極と半導体基板
との間に３０Ｖ程度以上の耐圧が要求されるパワー系の
用途にも使用できる絶縁ゲート型半導体装置が製造され
る。この絶縁物化工程における酸化は例えば，酸化拡散
炉での熱酸化により行えばよい。
【００２２】また，請求項５の発明に係る絶縁ゲート型
半導体装置の製造方法は，請求項３に記載する絶縁ゲー
ト型半導体装置の製造方法であって，前記絶縁物化工程
では，前記ゲート電極の側壁部を窒化することを特徴と
して特定される。
【００２３】この絶縁ゲート型半導体装置の製造方法で
は，絶縁物化工程において，ゲート電極の側壁部を窒化
して絶縁層（窒化物層）を形成する。このため，窒化物
を堆積する（ＣＶＤ等）場合と異なり，窒化物層とゲー
ト電極との間に隙間がなく，また，窒化物層の内部に導
電性のダストが残留することもない。すなわち，強い電
界が掛かる範囲が窒化物で密に充填される。このため，
絶縁破壊が起こりにくく，ゲート電極と半導体基板との
間の耐圧が高い。したがって，ゲート電極と半導体基板
との間に３０Ｖ程度以上の耐圧が要求されるパワー系の
用途にも使用できる絶縁ゲート型半導体装置が製造され
る。この絶縁物化工程における窒化は例えば，酸化拡散
炉での熱窒化により行えばよい。
【００２４】
【発明の実施の形態】以下，本発明を具体化した実施の
形態について，図面を参照して詳細に説明する。本実施
の形態は，ＩＧＢＴ等のパワー系の用途に使用される絶
縁ゲート型半導体装置に本発明を適用したものである。
ただしこれ以外にもＣＭＯＳ等，絶縁ゲートを有する半
導体装置に広く用いることができる。
【００２５】［第１の形態］ 〈構造〉本形態の絶縁ゲート型半導体装置１は，図１に
示す概略構造のものである。すなわち絶縁ゲート型半導
体装置１は基本的に，ｎ型シリコンのエピタキシャル半
導体基板８０上に，多結晶シリコンのゲート電極１４
と，アルミニウム等の金属のソース電極１６とを設けて
構成されている。ここで，ソース電極１６は半導体基板
８０と導通がとられているが，ゲート電極１４は半導体
基板８０（およびソース電極１６）から絶縁されてい
る。
【００２６】ゲート電極１４を他の部分（半導体基板８
０およびソース電極１６）から絶縁するため，ゲート電
極１４の周囲には種々の絶縁層が設けられている。すな
わち，半導体基板８０とゲート電極１４との間には，こ
れらを絶縁するためのゲート絶縁膜１５が設けられてい
る。ゲート絶縁膜１５は，半導体基板８０を熱酸化して
形成されたものである。その厚さは５０〜１００ｎｍ程
度であり，本形態では７５ｎｍとする。また，ゲート電
極１４の上方および側方には，層間絶縁膜１７が設けら
れてゲート電極１４を覆い，ゲート電極１４をソース電
極１６から絶縁している。層間絶縁膜１７は，ゲート電
極１４の形成や加工等を行った後に，ＣＶＤで酸化物を
堆積して形成されたものである。そして，ゲート電極１
４の側壁１４ａに接して，側面絶縁層１１が形成されて
いる。側面絶縁層１１は，ゲート電極１４自体の材質
（すなわち多結晶シリコン）を酸化して形成されたもの
であり，ゲート電極１４の特に側壁１４ａ付近と半導体
基板８０との間の絶縁を補強する役割を有している。
【００２７】半導体基板８０には，ソース拡散部８８
（ｎ）およびチャネル領域８９（ｐ）等の公知のウェル
構造が形成されている。このウェル構造により，ゲート
電極１４の電圧（ゲート電圧）を操作することで半導体
基板８０の厚さ方向の電流を制御できるようにされてい
る。なお，前記したソース電極１６は，半導体基板８０
のソース拡散部８８に対して導通がとられている。ま
た，図１から明らかなように，この絶縁ゲート型半導体
装置１では，２つの素子が左右対称に並置されたレイア
ウトが採用されている。
【００２８】なお，図２の拡大図に示すようにゲート絶
縁膜１５は，ゲート電極１４の側壁１４ａ付近では，ゲ
ート電極１４の中央付近よりも厚くなっている。そして
この部分においても，ゲート電極１４と半導体基板８０
との間は，絶縁物（酸化シリコン）で隙間なく充填され
ている。
【００２９】〈動作〉次に，上記の構造の絶縁ゲート型
半導体装置１の動作を説明する。絶縁ゲート型半導体装
置１は，半導体基板８０の厚さ方向に電圧（ドレイン電
圧）を印加しておいて，その状態でゲート電圧を操作し
て使用する。まず，ゲート電極１４に何ら電圧が印加さ
れていない，すなわちゲート電圧がゼロである場合に
は，ソース拡散部８８およびチャネル領域８９等のウェ
ル構造のため，ドレイン電圧に基づく電流（ドレイン電
流）を阻止する空乏層が半導体基板８０内に存在する。
このためドレイン電流が流れることはできない。そし
て，ゲート電圧（半導体基板８０に対して正）を印加す
ると，電界効果によりチャネル領域８９の表面にｎチャ
ネルが形成される。このため，ゲート電圧が所定の閾値
に達すると，ｎチャネルの効果により半導体基板８０の
表裏面間が導通し，ドレイン電流が流れる。本形態のよ
うなパワー系の用途では，１０Ｖ以上のゲート電圧が印
加されて使用される。ゲート電圧をオフすると，ドレイ
ン電流も停止する。かくして，ゲート電圧の操作により
ドレイン電流が制御される。
【００３０】ここにおいて，ゲート電圧が印加されてい
るとき，ゲート電極１４と半導体基板８０との間には強
い電界が掛かっている。中でも，ゲート電極１４の端部
の側壁１４ａ付近の電界は特に強い。ゲート電極１４内
でもこの部分に電荷が集中するからである。
【００３１】しかしながら絶縁ゲート型半導体装置１で
は前記のように，この部分をゲート絶縁膜１５により絶
縁するばかりでなく，ゲート電極１４自体の材質を酸化
して形成された側面絶縁層１１によりその絶縁を補強し
ている。また，この部分では，ゲート絶縁膜１５の膜厚
が，ゲート電極１４の中央付近と比較して厚くなってお
り，ゲート電極１４と半導体基板８０との間隔がやや大
きくなっている。このことも，この部分に掛かる電界を
緩和している。したがって，上記のようにして強い電界
が掛かっても絶縁破壊が起こることはない。このため耐
圧が高いので，高いゲート電圧を掛けるパワー系の用途
にも高い信頼性で使用することができる。
【００３２】〈製造方法〉次に，絶縁ゲート型半導体装
置１の製造方法を説明する。まず，ｎ型のエピタキシャ
ル半導体基板８０を用意し，その表面を熱酸化してさら
にその上にＣＶＤにより多結晶シリコンを成膜する。こ
れにより，半導体基板８０の表面上にゲート絶縁膜１５
と，多結晶シリコン膜とが形成される。多結晶シリコン
膜は，ゲート電極１４となるものであり，ゲート絶縁膜
１５により半導体基板８０から絶縁されている。ゲート
絶縁膜１５の膜厚は５０〜１００ｎｍの範囲内（ここで
は７５ｎｍ）とし，多結晶シリコン膜の膜厚は４００〜
５００ｎｍの範囲内（ここでは４５０ｎｍ）とする。次
に，フォトリソグラフィとエッチングとにより多結晶シ
リコン膜にパターン加工を施し，所定の形状に加工して
ゲート電極１４とする。このとき，ゲート絶縁膜１５は
エッチングしない。この状態を，図３に示す。そしてこ
の状態で，イオン注入法を用いてチャネル領域８９を形
成する。この状態を，図４に示す。
【００３３】続いて，酸化拡散炉で熱酸化を行う（例え
ばＯ2とＨ2との混合雰囲気で高温に保持する）と，ゲー
ト電極１４の上面と側壁とが酸化されてシリコン酸化物
の層が形成され，ゲート電極１４はこれに覆われた状態
となる。形成するシリコン酸化物の層の厚さは，５０〜
２００ｎｍの範囲内であればよく，ここでは９５０℃で
２３分間の熱酸化を行い１５０ｎｍ厚の酸化物層を得
た。この熱酸化を行う際に，ゲート電極１４の上面と側
壁とが酸化されるばかりでなく，ゲート電極１４の下面
のうち端部付近の部分や，ゲート絶縁膜１５に覆われて
いる半導体基板８０表面であって上方にゲート電極１４
が存在しない部分も少し酸化が進行する。このため，ゲ
ート絶縁膜１５のうちのゲート電極１４に覆われていな
い部分の厚みが増加し，この影響で，ゲート電極１４と
半導体基板８０との間隔が，ゲート電極１４の端部付近
ではゲート電極１４の中央部よりも大きくなる。もちろ
んこの部分はシリコン酸化物により隙間なく充填されて
いる。この状態を，図５に示す。図５の状態のゲート電
極１４は，酸化により図４の状態より幅方向，厚さ方向
ともに若干小さくなっている。ただし，生成したシリコ
ン酸化物の層１０を含めたサイズは，図４の状態のゲー
ト電極１４より幅方向，厚さ方向ともに若干大きくなっ
ている。
【００３４】そして，この状態で上方からドライエッチ
ングの一種である反応性イオンエッチングを行う。この
反応性イオンエッチングは，シリコン酸化物はエッチン
グされるがシリコン結晶はエッチングされない条件で，
かつ，異方性が強くほとんど縦方向にのみエッチングが
進行する条件で行う。このため，エッチングガスとして
ＣＨＦ3およびＣＦ4を，添加ガスとしてＯ2 を用い，ガ
ス圧は低め（例えば３Ｐａ程度）にして高いＲＦパワー
（例えば４００Ｗ程度）で行う。このエッチングは，ゲ
ート電極１４の上面のシリコン酸化物層１０およびゲー
ト電極１４に覆われていないゲート絶縁膜１５がなくな
るまで行い，ゲート電極１４の側方にはシリコン酸化物
の層が残るようにする。これにより，図６に示すよう
に，ゲート電極１４の側壁１４ａに，側面絶縁層１１が
形成された状態となる。図６の状態での側面絶縁層１１
の底部での幅ｔは１００ｎｍ程度である。
【００３５】この状態で，イオン注入法を用いてソース
拡散部８８を形成し，さらに層間絶縁膜１７およびソー
ス電極１６を形成すると，図１の状態となる。そしてそ
の他の必要な電極や配線等を形成して封止すれば，絶縁
ゲート型半導体装置１が製造される。
【００３６】〈効果〉以上詳細に説明したように，本実
施の形態に係る絶縁ゲート型半導体装置１およびその製
造方法では，ゲート電極１４の加工より後に，ゲート電
極１４を酸化する工程を行い，これにより形成された酸
化シリコン層の一部を側面絶縁層１１とし，この側面絶
縁層１１がゲート絶縁膜１５とともに，ゲート電極１４
と半導体基板８０との間の絶縁を行うようにしている。
このようにして，ゲート電極１４と半導体基板８０との
間の絶縁を，ゲート電極１４自体の材質を酸化して形成
された側面絶縁層１１によっているので，ＣＶＤ等によ
り堆積された絶縁層と異なり，ゲート電極１４と側面絶
縁層１１との間が隙間なく密着している。また，ゲート
電極１４が酸化される際に，仮にその箇所に導電性のダ
ストがあったとしても酸化により除去される。このた
め，絶縁破壊が生じにくく耐圧が高いので，１０Ｖ程度
のゲート電圧が掛かるパワー系の用途にも十分に対応で
きる。
【００３７】また，ゲート電極１４を酸化する工程によ
り，ゲート絶縁膜１５が，ゲート電極１４の中央部より
も側壁１４ａの付近で厚くなるので，その箇所でのゲー
ト電極１４と半導体基板８０との間隔が大きく，ゲート
電圧印加時にここに集中する電界の強度が緩和される。
このことによっても，ゲート電極１４と半導体基板８０
との間の絶縁破壊が防止され，耐圧が高められている。
また，ゲート絶縁膜１５のうち，ゲート電極１４の側壁
１４ａの直下の箇所がエッチングを受けることがないの
で，この箇所に従来技術の図１１で説明したアンダーカ
ットが生じることがない。したがって，この箇所に空孔
や導電性ダストが残って絶縁破壊の原因となることもな
く，この点でもゲート電極１４と半導体基板８０との間
の耐圧の向上が図られている。
【００３８】さらに本実施の形態では，側面絶縁層１１
の底部の幅ｔは，ゲート電極１４を熱酸化したときのシ
リコン酸化物層１０の厚さと，その後の反応性エッチン
グのエッチング条件に依存することとなる。これらはい
ずれもＣＶＤと比べてウェハ間およびウェハ内での均一
性に優れており，またフォトリソグラフィーを用いない
セルフアラインであるため，幅ｔは安定している。した
がって，各素子の特性が均一である。特に，図１の左右
で，フォトマスクの合わせ精度に起因して特性差が生じ
ることはない。このため，製造歩留まりが高い。また，
側面絶縁層１１の形成のためにフォトリソグラフィー工
程を用いないので工程数が少なくて済み，コストの増大
やタクトタイムの長期化を招くことがない。
【００３９】〈製造方法の変形例〉本実施の形態では，
多結晶シリコン膜をパターン加工してゲート電極１４を
形成した後，ゲート絶縁膜１５はエッチングしないでチ
ャネル領域８９の形成およびゲート電極１４の酸化を行
ったが，ゲート絶縁膜１５をエッチングしてからチャネ
ル領域８９の形成等を行うようにしてもよい。特に，チ
ャネル領域８９形成のために注入するイオン種が，ガリ
ウムのような原子半径の大きいものである場合には，ゲ
ート絶縁膜１５を除去してからの方がよい。この種のイ
オンは絶縁膜に対する透過性がよくないからである。
【００４０】この場合には，図３の状態のものにウェッ
トエッチングを施して，ゲート絶縁膜１５のうちゲート
電極１４に覆われていない部分を除去してから，イオン
注入法によりチャネル領域８９を形成する。そして側面
絶縁層１１を形成すると，図１に示す絶縁ゲート型半導
体装置１と同様のものが得られる。
【００４１】この場合のウェットエッチングに際して，
従来技術（図１２参照）のようにゲート電極１４の端部
からある程度の幅にわたってゲート絶縁膜１５を残す必
要はない。ウェットエッチングにより仮にゲート電極１
４の端部直下にアンダーカット形状ができたとしても，
側面絶縁層１１の形成のためのゲート電極１４の熱酸化
の際にこの部分も十分に酸化され，シリコン酸化物で隙
間なく充填されるからである。このため，フォトリソグ
ラフィーの回数を過度に増やすことはなく，素子特性の
均一性も確保されている。また，ウェットエッチングの
処理液が仮に少しその箇所に残留しても，ゲート電極１
４の熱酸化の際に昇華または灰化により除去されるの
で，耐圧低下の原因となる導電性ダストとして残留する
ことはない。
【００４２】したがって，この変形例の製造方法によっ
ても，耐圧が高くパワー系の用途に良好に使用できる絶
縁ゲート型半導体装置を，少ない工程数でかつ歩留まり
よく製造することができる。
【００４３】［第２の形態］ 〈構造〉本形態の絶縁ゲート型半導体装置２は，図７に
示す概略構造のものである。この絶縁ゲート型半導体装
置２は，前記した第１の形態の絶縁ゲート型半導体装置
１と基本的にはほぼ同等のものである。そこで相違点を
中心に説明する。第１の相違点は，ゲート電極１４の側
壁１４ａに接して形成されている側面絶縁層１３が，シ
リコン酸化物でなくシリコン窒化物である点にある。た
だし，シリコン窒化物の側面絶縁層１３も，ＣＶＤ等に
より堆積されたものでなく，ゲート電極１４自体の材質
に基づくものである点では前記の側面絶縁層１１と同様
である。すなわち側面絶縁層１３は，ゲート電極１４自
体の材質を窒化して形成されたものである。第２の相違
点は，ゲート絶縁膜１５が，ゲート電極１４の側壁１４
ａ付近でゲート電極１４の中央付近よりも特に厚くなっ
ていない点にある。これら２点以外には，第１の形態の
絶縁ゲート型半導体装置１と特に相違する点はない。
【００４４】〈動作〉したがってその基本的な動作も，
第１の形態の絶縁ゲート型半導体装置１と同様である。
すなわち，ゲート電圧の操作によりドレイン電流を制御
することである。このとき，ゲート電極１４と半導体基
板８０との間，特にゲート電極１４の端部の側壁１４ａ
付近に強い電界が掛かる点も同様であり，この部分の電
界強度は，２×１０8Ｖ／ｍ程度にも達する。
【００４５】しかしながら絶縁ゲート型半導体装置２で
は，この部分をゲート絶縁膜１５により絶縁するばかり
でなく，ゲート電極１４自体の材質を窒化して形成され
た側面絶縁層１３によりその絶縁を補強している。した
がって，上記のような強い電界が掛かっても絶縁破壊が
起こることはない。このため耐圧が高いので，高いゲー
ト電圧を掛けるパワー系の用途にも高い信頼性で使用す
ることができる。
【００４６】〈製造方法〉次に，絶縁ゲート型半導体装
置２の製造方法を説明する。まず，ｎ型のエピタキシャ
ル半導体基板８０を用意し，その表面を熱酸化してさら
にその上にＣＶＤにより多結晶シリコンを成膜する。こ
れにより，半導体基板８０の表面上にゲート絶縁膜１５
と，多結晶シリコン膜とが形成される。次に，フォトリ
ソグラフィとエッチングとにより多結晶シリコン膜にパ
ターン加工を貸し，所定の形状に加工してゲート電極１
４とする。このとき，ゲート絶縁膜１５はエッチングし
ない。そしてこの状態で，イオン注入法を用いてチャネ
ル領域８９を形成する。ここまでは，第１の形態の絶縁
ゲート型半導体装置１の製造の場合と同じである。した
がって，ゲート電極１４を加工した状態は図３と，チャ
ネル領域８９を形成した状態は図４と，それぞれ同じで
ある。
【００４７】続いて，ゲート電極１４を窒化する処理を
行う。このためまず，ゲート電極１４の上面および側壁
に窒素イオンを注入する。注入量は１×１０17〜19／ｃ
ｍ2程度（ここでは１×１０18／ｃｍ2 とする）であ
る。このとき，窒素イオンがゲート電極１４の側壁にも
十分注入されるように，基板を傾斜かつ回転させながら
イオン注入を行う。その後酸化拡散炉を用いて，窒素雰
囲気中でアニーリングすると，ゲート電極１４の上面お
よび側壁にシリコン窒化物の層が形成され，ゲート電極
１４はこれに覆われた状態となる。この状態を図８に示
す。形成するシリコン窒化物の層の厚さは５０〜１５０
ｎｍの範囲内であればよい。ここでは，アニール温度を
１１００℃とし，時間を２時間として，１００ｎｍ厚の
窒化物層１２を得た。図８の状態のゲート電極１４は，
窒化により図４の状態より幅方向，厚さ方向ともに若干
小さくなっている。ただし，生成したシリコン窒化物の
層１２を含めたサイズは，図４の状態のゲート電極１４
より幅方向，厚さ方向とも若干大きくなっている。
【００４８】そして，この状態で上方からドライエッチ
ングの一種である反応性イオンエッチングを行う。この
反応性イオンエッチングは，シリコン窒化物はエッチン
グされるがシリコン結晶はエッチングされない条件で，
かつ，異方性が強くほとんど縦方向にのみエッチングが
進行する条件で行う。このため，エッチングガスとして
ＣＨＦ3およびＣＦ4を，添加ガスとしてＯ2 を用い，ガ
ス圧は低め（例えば３Ｐａ程度）にして高いＲＦパワー
（例えば４００Ｗ程度）で行う。このエッチングは，ゲ
ート電極１４の上面のシリコン窒化物層１２およびゲー
ト電極１４に覆われていないゲート絶縁膜１５がなくな
るまで行い，ゲート電極１４の側方にはシリコン窒化物
の層が残るようにする。これにより，図９に示すよう
に，ゲート電極１４の側壁１４ａに，側面絶縁層１３が
形成された状態となる。図９の状態での側面絶縁層１３
の底部での幅ｔは１００ｎｍ程度である。
【００４９】この状態で，イオン注入法を用いてソース
拡散部８８を形成し，さらに層間絶縁膜１７およびソー
ス電極１６を形成すると，図７の状態となる。そしてそ
の他の必要な電極や配線等を形成して封止すれば，絶縁
ゲート型半導体装置２が製造される。
【００５０】〈効果〉以上詳細に説明したように，本実
施の形態に係る絶縁ゲート型半導体装置２およびその製
造方法では，ゲート電極１４の加工より後に，ゲート電
極１４を窒化する工程を行い，これにより形成された窒
化シリコン層の一部を側面絶縁層１３とし，この側面絶
縁層１３がゲート絶縁膜１５とともに，ゲート電極１４
と半導体基板８０との間の絶縁を行うようにしている。
このように，ゲート電極１４と半導体基板８０との間の
絶縁を，ゲート電極１４自体の材質を窒化して形成され
た側面絶縁層１３によっているので，ＣＶＤ等により堆
積された絶縁層と異なり，ゲート電極１４と側面絶縁層
１３との間が隙間なく密着している。また，ゲート電極
１４が窒化される際に，仮にその箇所に導電性のダスト
があったとしても窒化により除去される。このため，絶
縁破壊が生じにくく耐圧が高い。
【００５１】また，ゲート絶縁膜１５のうち，ゲート電
極１４の側壁１４ａの直下の箇所がエッチングを受ける
ことがないので，この箇所に従来技術の図１１で説明し
たアンダーカットが生じることがない。したがって，こ
の箇所に空孔や導電性ダストが残って絶縁破壊の原因と
なることもなく，この点でもゲート電極１４と半導体基
板８０との間の耐圧の向上が図られている。
【００５２】さらに本実施の形態では，側面絶縁層１３
の底部の幅ｔは，ゲート電極１４を窒化したときのシリ
コン窒化物層１２の厚さと，その後の反応性エッチング
のエッチング条件に依存することとなる。これらはいず
れもＣＶＤと比べてウェハ間およびウェハ内での均一性
に優れており，またフォトリソグラフィーを用いないセ
ルフアラインであるため，幅ｔは安定している。したが
って，各素子の特性が均一である。特に，図７の左右
で，フォトマスクの合わせ精度に起因して特性差が生じ
ることはない。このため，製造歩留まりが高い。また，
側面絶縁層１３の形成のためにフォトリソグラフィー工
程を用いないので工程数が少なくて済み，コストの増大
やタクトタイムの長期化を招くことがない。
【００５３】〈製造方法の変形例〉本形態においても，
第１の実施の形態で説明したのと同様に，ゲート電極１
４のパターン加工を行った後，ゲート絶縁膜１５をエッ
チングしてからチャネル領域８９の形成等を行うように
してもよい。
【００５４】〈構成上の変形例〉本実施の形態では，ゲ
ート電極１４の側壁１４ａに接して形成される側面絶縁
層１３として，ゲート電極１４自体の材質を窒化したも
のを用いたが，これ以外にも，ゲート電極１４自体の材
質に基づく種々の絶縁性化合物が使用可能である。例え
ば，ゲート電極１４の材質に陽極酸化処理を施して形成
したシリコン化合物，硫酸や過塩素酸等の酸化作用を有
する薬液を作用させて形成したシリコン化合物，等であ
る。これらを用いる場合には，チャネル領域８９を形成
した（図４の状態）後，当該処理を行って化合物の層を
形成し，ドライエッチングにより加工すればよい。これ
らによっても，同等の耐圧特性を有する絶縁ゲート型半
導体装置を，簡易な工程で歩留まりよく得ることができ
る。
【００５５】なお，前記した第１および第２の実施の形
態は単なる例示にすぎず，本発明を何ら限定するもので
はない。したがって本発明は当然に，各実施の形態で説
明したもの以外にも，その要旨を逸脱しない範囲内で種
々の改良，変形が可能である。例えば前記各実施の形態
では，ｎ型基板を用いて素子構成したものであるが，ｐ
型基板を用いることも可能である。また，半導体基板８
０内に形成されるウェル構造（ソース拡散部８８やチャ
ネル領域８９）は，他の形でもよい。
【００５６】
【発明の効果】以上の説明から明らかなように本発明に
よれば，ゲート電極と半導体基板との間の耐圧が十分高
く，絶縁破壊のおそれなくしてパワー系の用途に使用で
きる絶縁ゲート型半導体装置が提供されている。また，
ゲート電圧印加時に電界が集中する箇所であるゲート電
極の端部に十分に高い耐圧を有する絶縁層を均一性よく
形成できる絶縁ゲート型半導体装置の製造方法が提供さ
れており，上記のような絶縁ゲート型半導体装置を簡易
な工程でかつ歩留まりよく実現することが可能となって
いる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る絶縁ゲート型半導体装
置の構造図である。
【図２】図１の要部の拡大図である。
【図３】図１の絶縁ゲート型半導体装置の製造工程を説
明する図（その１）である。
【図４】図１の絶縁ゲート型半導体装置の製造工程を説
明する図（その２）である。
【図５】図１の絶縁ゲート型半導体装置の製造工程を説
明する図（その３）である。
【図６】図１の絶縁ゲート型半導体装置の製造工程を説
明する図（その４）である。
【図７】第２の実施の形態に係る絶縁ゲート型半導体装
置の構造図である。
【図８】図７の絶縁ゲート型半導体装置の製造工程を説
明する図（その１）である。
【図９】図７の絶縁ゲート型半導体装置の製造工程を説
明する図（その２）である。
【図１０】従来の絶縁ゲート型半導体装置の一般的な構
造を示す図である。
【図１１】図１０の要部の拡大図である。
【図１２】従来の絶縁ゲート型半導体装置の製造工程の
一部を示す図である。
【符号の説明】
１１，１３ 側面絶縁層 １４ ゲート電極 １４ａ ゲート電極の側壁 １５ ゲート絶縁膜 ８０ 半導体基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成されたゲート電極
    と，前記ゲート電極と前記半導体基板との間に位置する
    ゲート絶縁膜と，前記ゲート電極の側壁部の材質を絶縁
    物化して形成された側面絶縁層とを有し，前記ゲート電
    極が，前記ゲート絶縁膜および前記側面絶縁層により前
    記半導体基板から絶縁されていることを特徴とする絶縁
    ゲート型半導体装置。
  2. 【請求項２】 半導体基板上に形成されたゲート電極
    と，前記ゲート電極を前記半導体基板から絶縁する絶縁
    膜とを有し，前記絶縁膜が前記ゲート電極の中央部より
    も端部において厚く，前記ゲート電極の端部と前記半導
    体基板との間が絶縁物により隙間なく充填されているこ
    とを特徴とする絶縁ゲート型半導体装置。
  3. 【請求項３】 半導体基板上にゲート絶縁膜を形成する
    ゲート絶縁膜形成工程と，前記半導体基板から絶縁され
    たゲート電極を前記ゲート絶縁膜上に形成するゲート電
    極形成工程と，前記ゲート電極の側壁部を絶縁物化する
    絶縁物化工程と，を含むことを特徴とする絶縁ゲート型
    半導体装置の製造方法。
  4. 【請求項４】 請求項３に記載する絶縁ゲート型半導体
    装置の製造方法において，前記絶縁物化工程では，前記
    ゲート電極の側壁部を酸化することを特徴とする絶縁ゲ
    ート型半導体装置の製造方法。
  5. 【請求項５】 請求項３に記載する絶縁ゲート型半導体
    装置の製造方法において，前記絶縁物化工程では，前記
    ゲート電極の側壁部を窒化することを特徴とする絶縁ゲ
    ート型半導体装置の製造方法。
JP9205915A 1997-07-31 1997-07-31 絶縁ゲート型半導体装置およびその製造方法 Pending JPH1154746A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9205915A JPH1154746A (ja) 1997-07-31 1997-07-31 絶縁ゲート型半導体装置およびその製造方法
DE19834420A DE19834420A1 (de) 1997-07-31 1998-07-30 Halbleitervorrichtung mit isoliertem Gate
US09/126,722 US6200868B1 (en) 1997-07-31 1998-07-31 Insulated gate type semiconductor device and process for producing the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9205915A JPH1154746A (ja) 1997-07-31 1997-07-31 絶縁ゲート型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1154746A true JPH1154746A (ja) 1999-02-26

Family

ID=16514863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9205915A Pending JPH1154746A (ja) 1997-07-31 1997-07-31 絶縁ゲート型半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US6200868B1 (ja)
JP (1) JPH1154746A (ja)
DE (1) DE19834420A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023116996A (ja) * 2022-02-10 2023-08-23 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
JP2002026139A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6559011B1 (en) * 2000-10-19 2003-05-06 Muhammed Ayman Shibib Dual level gate process for hot carrier control in double diffused MOS transistors
US6610571B1 (en) 2002-02-07 2003-08-26 Taiwan Semiconductor Manufacturing Company Approach to prevent spacer undercut by low temperature nitridation
JP2008532794A (ja) * 2005-02-24 2008-08-21 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 転写印刷用の選択された繊維媒体
JP2010232281A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
KR102760046B1 (ko) * 2018-12-14 2025-01-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
US5338693A (en) 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
US5118638A (en) * 1988-03-18 1992-06-02 Fuji Electric Co., Ltd. Method for manufacturing MOS type semiconductor devices
US4931408A (en) * 1989-10-13 1990-06-05 Siliconix Incorporated Method of fabricating a short-channel low voltage DMOS transistor
JPH03224218A (ja) * 1990-01-30 1991-10-03 Seiko Instr Inc 半導体装置の製造方法
DE69125794T2 (de) 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
KR920013709A (ko) * 1990-12-21 1992-07-29 김광호 불휘발성 반도체 메모리장치 및 그 제조방법
US5404040A (en) 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5358879A (en) 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
EP0658940A1 (de) 1993-11-23 1995-06-21 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
US5451806A (en) 1994-03-03 1995-09-19 Motorola, Inc. Method and device for sensing a surface temperature of an insulated gate semiconductor device
DE69434268T2 (de) 1994-07-14 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE69523576D1 (de) 1995-06-16 2001-12-06 St Microelectronics Srl Verfahren zur Herstellung einer Halbleiteranordnung mit selbstjustiertem Polycid
GB2303487A (en) 1995-07-21 1997-02-19 Plessey Semiconductors Ltd Semiconductor devices with recessed emitters
US5637514A (en) * 1995-10-18 1997-06-10 Micron Technology, Inc. Method of forming a field effect transistor
JP3440698B2 (ja) * 1996-06-24 2003-08-25 ソニー株式会社 半導体装置の製造方法
JPH10154802A (ja) * 1996-11-22 1998-06-09 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US5998274A (en) * 1997-04-10 1999-12-07 Micron Technology, Inc. Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023116996A (ja) * 2022-02-10 2023-08-23 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US6200868B1 (en) 2001-03-13
DE19834420A1 (de) 1999-02-18

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
KR19980018751A (ko) 반도체 장치 및 그 제조 방법 (semiconductor device and method of manufacturing the same)
JP2008547225A (ja) トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法
US20010002704A1 (en) Semiconductor device with high gettering capability to impurity present in semiconductor layer of soi substrate
JP2000294796A (ja) 埋込みモット材料酸化物チャネルを有する電界効果トランジスタを製作する方法
US6441444B1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
US7485534B2 (en) Method of manufacture of a trench-gate semiconductor device
US20170330896A1 (en) Integrated circuits with deep and ultra shallow trench isolations and methods for fabricating the same
US6200868B1 (en) Insulated gate type semiconductor device and process for producing the device
KR20000021503A (ko) 플래쉬 메모리 소자의 제조방법
JPS603158A (ja) 電界効果トランジスタの形成方法
US4216573A (en) Three mask process for making field effect transistors
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
JP2002026309A (ja) 電界効果型トランジスタの製造方法
JPS63271971A (ja) Ｍｏｓ型半導体装置およびその製造方法
JP3470688B2 (ja) 選択酸化法と半導体装置の製法
JP2531688B2 (ja) 半導体装置の製造方法
JPH05226466A (ja) 半導体装置の製造方法
JPH03109739A (ja) 薄膜半導体装置の製法
JPH0369137A (ja) 半導体集積回路の製造方法
KR100266635B1 (ko) 반도체산화막형성방법
JPS6336575A (ja) 半導体装置の製造方法
KR100232901B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR910007115B1 (ko) Mosfet의 제조방법과 그소자