JPH1166248A - 非接触型icカード - Google Patents
非接触型icカードInfo
- Publication number
- JPH1166248A JPH1166248A JP9217386A JP21738697A JPH1166248A JP H1166248 A JPH1166248 A JP H1166248A JP 9217386 A JP9217386 A JP 9217386A JP 21738697 A JP21738697 A JP 21738697A JP H1166248 A JPH1166248 A JP H1166248A
- Authority
- JP
- Japan
- Prior art keywords
- data writing
- unit
- power supply
- circuit unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0712—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of triggering distinct operating modes or functions dependent on the strength of an energy or interrogation field in the proximity of the record carrier
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Credit Cards Or The Like (AREA)
- Near-Field Transmission Systems (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 受信した電波の電界強度の変動によってデー
タの書き込みが不完全になることを防止し、データ書き
込みの信頼性を向上させることができる非接触型ICカ
ードを得る。 【解決手段】 制御回路部8は、受信した電波の電界強
度の変動によって生じる、整流回路部9から供給される
電源電圧の変動を基準電圧発生回路部10及び比較回路
部11を用いて監視し、該電源電圧が所定値a未満にな
ると制御回路部8はメモリ部7へのデータ書き込みを禁
止すると共に、ホストシステム装置2へデータの書き込
みが不可能であることを示す信号を出力する。
タの書き込みが不完全になることを防止し、データ書き
込みの信頼性を向上させることができる非接触型ICカ
ードを得る。 【解決手段】 制御回路部8は、受信した電波の電界強
度の変動によって生じる、整流回路部9から供給される
電源電圧の変動を基準電圧発生回路部10及び比較回路
部11を用いて監視し、該電源電圧が所定値a未満にな
ると制御回路部8はメモリ部7へのデータ書き込みを禁
止すると共に、ホストシステム装置2へデータの書き込
みが不可能であることを示す信号を出力する。
Description
【0001】
【発明の属する技術分野】本発明は、電波等の非接触媒
体を使用して、情報処理機器等からなるホストシステム
装置とのデータの授受を行う非接触型ICカードに関す
る。
体を使用して、情報処理機器等からなるホストシステム
装置とのデータの授受を行う非接触型ICカードに関す
る。
【0002】
【従来の技術】ホストシステム装置とのデータの授受を
電波などの非接触媒体を使用して行うICカードとし
て、非接触型のICカードがある。図8は、従来の非接
触型ICカードの例を示した概略のブロック図である。
電波などの非接触媒体を使用して行うICカードとし
て、非接触型のICカードがある。図8は、従来の非接
触型ICカードの例を示した概略のブロック図である。
【0003】図8において、非接触型ICカード(以
下、単にICカードと呼ぶ)100は、ホストシステム
装置101との間で電波の授受を行う送受信アンテナ部
102と、該送受信アンテナ部102を介して送信する
データの変調を行う変調回路部103と、送受信アンテ
ナ部102を介して受信したデータの復調を行う復調回
路部104と、シリアルデータをパラレルデータに変換
すると共にパラレルデータをシリアルデータに変換する
UART105と、EEPROMで形成されたメモリ部
106とを備えている。
下、単にICカードと呼ぶ)100は、ホストシステム
装置101との間で電波の授受を行う送受信アンテナ部
102と、該送受信アンテナ部102を介して送信する
データの変調を行う変調回路部103と、送受信アンテ
ナ部102を介して受信したデータの復調を行う復調回
路部104と、シリアルデータをパラレルデータに変換
すると共にパラレルデータをシリアルデータに変換する
UART105と、EEPROMで形成されたメモリ部
106とを備えている。
【0004】更に、ICカード100は、メモリ部10
6の制御を行う制御回路部107と、送受信アンテナ部
102で受信した電波を整流して出力する整流回路部1
08と、整流回路部108から出力された電圧を一定に
して各部に電源供給するレギュレーション回路部109
とを備えている。なお、図8において、レギュレーショ
ン回路部109と各部との接続は省略している。
6の制御を行う制御回路部107と、送受信アンテナ部
102で受信した電波を整流して出力する整流回路部1
08と、整流回路部108から出力された電圧を一定に
して各部に電源供給するレギュレーション回路部109
とを備えている。なお、図8において、レギュレーショ
ン回路部109と各部との接続は省略している。
【0005】また、ホストシステム装置101は、ホス
トコンピュータ111とデータ読み出し/書き込み装置
(以下、リーダライタと呼ぶ)112とからなり、リー
ダライタ112は、ICカード100との間で電波の授
受を行う送受信アンテナ部113と、データの変復調を
行う変復調回路部114と、ホストコンピュータ111
からの指令に基づいて変復調回路部114を制御する制
御部115とを備えている。
トコンピュータ111とデータ読み出し/書き込み装置
(以下、リーダライタと呼ぶ)112とからなり、リー
ダライタ112は、ICカード100との間で電波の授
受を行う送受信アンテナ部113と、データの変復調を
行う変復調回路部114と、ホストコンピュータ111
からの指令に基づいて変復調回路部114を制御する制
御部115とを備えている。
【0006】上記のような構成において、リーダライタ
112の制御部115は、ホストコンピュータ111の
指令に従って変復調回路部114の制御を行い、送受信
アンテナ部113を介してデータの送受信を行う。IC
カード100がリーダライタ112から発信されたデー
タを受信する場合、リーダライタ112から発信された
データは、送受信アンテナ部102で受信され復調回路
部104でA/D変換されてデジタル信号に復調され
る。該復調されたデータはシリアルデータであり、UA
RT105は、該シリアルデータをパラレルデータに変
換した後、制御回路部107に出力する。制御回路部1
07は、このようにして入力されたコマンドに従って種
々の処理を行う。
112の制御部115は、ホストコンピュータ111の
指令に従って変復調回路部114の制御を行い、送受信
アンテナ部113を介してデータの送受信を行う。IC
カード100がリーダライタ112から発信されたデー
タを受信する場合、リーダライタ112から発信された
データは、送受信アンテナ部102で受信され復調回路
部104でA/D変換されてデジタル信号に復調され
る。該復調されたデータはシリアルデータであり、UA
RT105は、該シリアルデータをパラレルデータに変
換した後、制御回路部107に出力する。制御回路部1
07は、このようにして入力されたコマンドに従って種
々の処理を行う。
【0007】また、ICカード100がメモリ部106
に格納されたデータをリーダライタ112に送信する場
合、制御回路部107は、メモリ部106からデータを
読み出し、該読み出したデータをUART105に出力
する。UART105は、入力されたパラレルデータを
シリアルデータに変換し、該変換されたデータは、変調
回路部103で変調されて送受信アンテナ部102から
送信される。
に格納されたデータをリーダライタ112に送信する場
合、制御回路部107は、メモリ部106からデータを
読み出し、該読み出したデータをUART105に出力
する。UART105は、入力されたパラレルデータを
シリアルデータに変換し、該変換されたデータは、変調
回路部103で変調されて送受信アンテナ部102から
送信される。
【0008】
【発明が解決しようとする課題】しかし、ICカード1
00とリーダライタ112との距離に応じてICカード
100が受信する電波の電界強度が変動し、整流回路部
108から出力される電圧が変動する。このため、整流
回路部108から出力される電圧が低下して、レギュレ
ーション回路部109が出力電圧を一定にすることがで
きなくなると、各回路部に供給されている電源電圧が低
下することから、各回路部の動作が不安定になるという
問題があった。更に、メモリ部106へのデータの書き
込み又はメモリ部106に格納されたデータの消去を行
う場合、所定値以上の電源電圧が必要であり、レギュレ
ーション回路部109から供給される電源電圧の低下に
より、メモリ部106へのデータの書き込みが確実に行
われず、メモリ部106に格納されたデータを破壊して
しまうという問題があった。
00とリーダライタ112との距離に応じてICカード
100が受信する電波の電界強度が変動し、整流回路部
108から出力される電圧が変動する。このため、整流
回路部108から出力される電圧が低下して、レギュレ
ーション回路部109が出力電圧を一定にすることがで
きなくなると、各回路部に供給されている電源電圧が低
下することから、各回路部の動作が不安定になるという
問題があった。更に、メモリ部106へのデータの書き
込み又はメモリ部106に格納されたデータの消去を行
う場合、所定値以上の電源電圧が必要であり、レギュレ
ーション回路部109から供給される電源電圧の低下に
より、メモリ部106へのデータの書き込みが確実に行
われず、メモリ部106に格納されたデータを破壊して
しまうという問題があった。
【0009】本発明は、上記のような問題を解決するた
めになされたものであり、受信した電波の電界強度の変
動によってデータの書き込みが不完全になることを防止
し、データ書き込みの信頼性を向上させることができる
非接触型ICカードを得ることを目的とする。
めになされたものであり、受信した電波の電界強度の変
動によってデータの書き込みが不完全になることを防止
し、データ書き込みの信頼性を向上させることができる
非接触型ICカードを得ることを目的とする。
【0010】なお、本発明と構成が異なるが、特開昭6
2−154082号公報には、電源電圧が所定値以下に
なると、メモリに対するデータの書き込みを禁止する電
圧報知手段を設けた、接触端子を用いてカードリーダラ
イタと電気的に接続する構成のICカードが開示されて
いる。また、本発明と構成及び目的が異なるが、実開昭
61−178548号公報には、フロッピーディスクに
データを書き込む直前に電池電圧を検出し、規定電圧以
下であることが検出された際にはデータの書き込みを禁
止する手段を備える、日本語パーソナルワードプロセッ
サ等の文章作成装置が開示されている。
2−154082号公報には、電源電圧が所定値以下に
なると、メモリに対するデータの書き込みを禁止する電
圧報知手段を設けた、接触端子を用いてカードリーダラ
イタと電気的に接続する構成のICカードが開示されて
いる。また、本発明と構成及び目的が異なるが、実開昭
61−178548号公報には、フロッピーディスクに
データを書き込む直前に電池電圧を検出し、規定電圧以
下であることが検出された際にはデータの書き込みを禁
止する手段を備える、日本語パーソナルワードプロセッ
サ等の文章作成装置が開示されている。
【0011】
【課題を解決するための手段】この発明に係る非接触型
ICカードは、電波等の非接触媒体を使用して、情報処
理機器等からなるホストシステム装置とのデータの授受
を行う非接触型ICカードにおいて、ホストシステム装
置とのインタフェースを行うインタフェース部と、デー
タの格納を行うメモリ部と、インタフェース部を介して
入力されるホストシステム装置からのコマンドに従っ
て、メモリ部の動作制御を行う制御回路部と、インタフ
ェース部で受信された電波を整流して各部に電源として
供給する整流回路部と、所定の基準電圧を生成して出力
する基準電圧発生回路部と、整流回路部からの電源電圧
と、基準電圧発生回路部からの基準電圧との比較を行
い、該比較結果を上記制御回路部に出力する比較回路部
とを備え、上記制御回路部は、電源電圧が基準電圧未満
であるという比較結果が入力されると、上記メモリ部へ
のデータ書き込みを禁止すると共に、データの書き込み
が不可能であることを示す信号を上記インタフェース部
を介してホストシステム装置に送信するものである。
ICカードは、電波等の非接触媒体を使用して、情報処
理機器等からなるホストシステム装置とのデータの授受
を行う非接触型ICカードにおいて、ホストシステム装
置とのインタフェースを行うインタフェース部と、デー
タの格納を行うメモリ部と、インタフェース部を介して
入力されるホストシステム装置からのコマンドに従っ
て、メモリ部の動作制御を行う制御回路部と、インタフ
ェース部で受信された電波を整流して各部に電源として
供給する整流回路部と、所定の基準電圧を生成して出力
する基準電圧発生回路部と、整流回路部からの電源電圧
と、基準電圧発生回路部からの基準電圧との比較を行
い、該比較結果を上記制御回路部に出力する比較回路部
とを備え、上記制御回路部は、電源電圧が基準電圧未満
であるという比較結果が入力されると、上記メモリ部へ
のデータ書き込みを禁止すると共に、データの書き込み
が不可能であることを示す信号を上記インタフェース部
を介してホストシステム装置に送信するものである。
【0012】また、この発明に係る非接触型ICカード
は、請求項1において、上記制御回路部は、電源電圧が
基準電圧未満であるときにセットするエラーフラグを備
え、該フラグがセットされているときは、上記メモリ部
へのデータ書き込みを禁止すると共に、データの書き込
みが不可能であることを示す信号を上記インタフェース
部を介してホストシステム装置に送信するものである。
は、請求項1において、上記制御回路部は、電源電圧が
基準電圧未満であるときにセットするエラーフラグを備
え、該フラグがセットされているときは、上記メモリ部
へのデータ書き込みを禁止すると共に、データの書き込
みが不可能であることを示す信号を上記インタフェース
部を介してホストシステム装置に送信するものである。
【0013】また、この発明に係る非接触型ICカード
は、請求項2において、上記エラーフラグは、データ書
き込み前に電源電圧が基準電圧未満となったときにセッ
トする第1エラーフラグと、データ書き込み中に電源電
圧が基準電圧未満となったときにセットする第2エラー
フラグとからなり、上記制御回路部は、第1エラーフラ
グがセットされているときは、上記メモリ部へのデータ
書き込みを禁止すると共に、データの書き込みが不可能
であることを示す信号を上記インタフェース部を介して
ホストシステム装置に送信し、上記第2エラーフラグが
セットされているときは、上記メモリ部へのデータ書き
込みを禁止すると共に、データの書き込みが不完全であ
ることを示す信号を上記インタフェース部を介してホス
トシステム装置に送信するものである。
は、請求項2において、上記エラーフラグは、データ書
き込み前に電源電圧が基準電圧未満となったときにセッ
トする第1エラーフラグと、データ書き込み中に電源電
圧が基準電圧未満となったときにセットする第2エラー
フラグとからなり、上記制御回路部は、第1エラーフラ
グがセットされているときは、上記メモリ部へのデータ
書き込みを禁止すると共に、データの書き込みが不可能
であることを示す信号を上記インタフェース部を介して
ホストシステム装置に送信し、上記第2エラーフラグが
セットされているときは、上記メモリ部へのデータ書き
込みを禁止すると共に、データの書き込みが不完全であ
ることを示す信号を上記インタフェース部を介してホス
トシステム装置に送信するものである。
【0014】また、この発明に係る非接触型ICカード
は、請求項1から請求項3のいずれかにおいて、上記整
流回路部の出力にコンデンサを更に設け、上記制御回路
部は、データ書き込み中に電源電圧が基準電圧未満とな
ったときは、上記メモリ部へのデータ書き込みの禁止を
行わないようにするものである。
は、請求項1から請求項3のいずれかにおいて、上記整
流回路部の出力にコンデンサを更に設け、上記制御回路
部は、データ書き込み中に電源電圧が基準電圧未満とな
ったときは、上記メモリ部へのデータ書き込みの禁止を
行わないようにするものである。
【0015】また、この発明に係る非接触型ICカード
は、電波等の非接触媒体を使用して、情報処理機器等か
らなるホストシステム装置とのデータの授受を行う非接
触型ICカードにおいて、ホストシステム装置とのイン
タフェースを行うインタフェース部と、データの格納を
行うメモリ部と、インタフェース部を介して入力される
ホストシステム装置からのコマンドに従って、メモリ部
の動作制御を行う制御回路部と、インタフェース部で受
信された電波を整流して出力する整流回路部と、該整流
回路部から出力された電圧を一定にして各部に電源とし
て供給するレギュレーション回路部と、所定の基準電流
を生成して出力する基準電流発生回路部と、レギュレー
ション回路部から出力される電源電流と、基準電流発生
回路部からの基準電流との比較を行い、該比較結果を上
記制御回路部に出力する比較回路部とを備え、上記制御
回路部は、電源電流が基準電流未満であるという比較結
果が入力されると、上記メモリ部へのデータ書き込みを
禁止すると共に、データの書き込みが不可能であること
を示す信号を上記インタフェース部を介してホストシス
テム装置に送信するものである。
は、電波等の非接触媒体を使用して、情報処理機器等か
らなるホストシステム装置とのデータの授受を行う非接
触型ICカードにおいて、ホストシステム装置とのイン
タフェースを行うインタフェース部と、データの格納を
行うメモリ部と、インタフェース部を介して入力される
ホストシステム装置からのコマンドに従って、メモリ部
の動作制御を行う制御回路部と、インタフェース部で受
信された電波を整流して出力する整流回路部と、該整流
回路部から出力された電圧を一定にして各部に電源とし
て供給するレギュレーション回路部と、所定の基準電流
を生成して出力する基準電流発生回路部と、レギュレー
ション回路部から出力される電源電流と、基準電流発生
回路部からの基準電流との比較を行い、該比較結果を上
記制御回路部に出力する比較回路部とを備え、上記制御
回路部は、電源電流が基準電流未満であるという比較結
果が入力されると、上記メモリ部へのデータ書き込みを
禁止すると共に、データの書き込みが不可能であること
を示す信号を上記インタフェース部を介してホストシス
テム装置に送信するものである。
【0016】また、この発明に係る非接触型ICカード
は、請求項5において、上記制御回路部は、電源電流が
基準電流未満であるときにセットするエラーフラグを備
え、該フラグがセットされているときは、上記メモリ部
へのデータ書き込みを禁止すると共に、データの書き込
みが不可能であることを示す信号をインタフェース部を
介してホストシステム装置に送信するものである。
は、請求項5において、上記制御回路部は、電源電流が
基準電流未満であるときにセットするエラーフラグを備
え、該フラグがセットされているときは、上記メモリ部
へのデータ書き込みを禁止すると共に、データの書き込
みが不可能であることを示す信号をインタフェース部を
介してホストシステム装置に送信するものである。
【0017】また、この発明に係る非接触型ICカード
は、請求項6において、上記エラーフラグは、データ書
き込み前に電源電流が基準電流未満となったときにセッ
トする第1エラーフラグと、データ書き込み中に電源電
流が基準電流未満となったときにセットする第2エラー
フラグとからなり、上記制御回路部は、第1エラーフラ
グがセットされているときは、上記メモリ部へのデータ
書き込みを禁止すると共に、データの書き込みが不可能
であることを示す信号を上記インタフェース部を介して
ホストシステム装置に送信し、上記第2エラーフラグが
セットされているときは、上記メモリ部へのデータ書き
込みを禁止すると共に、データの書き込みが不完全であ
ることを示す信号を上記インタフェース部を介してホス
トシステム装置に送信するものである。
は、請求項6において、上記エラーフラグは、データ書
き込み前に電源電流が基準電流未満となったときにセッ
トする第1エラーフラグと、データ書き込み中に電源電
流が基準電流未満となったときにセットする第2エラー
フラグとからなり、上記制御回路部は、第1エラーフラ
グがセットされているときは、上記メモリ部へのデータ
書き込みを禁止すると共に、データの書き込みが不可能
であることを示す信号を上記インタフェース部を介して
ホストシステム装置に送信し、上記第2エラーフラグが
セットされているときは、上記メモリ部へのデータ書き
込みを禁止すると共に、データの書き込みが不完全であ
ることを示す信号を上記インタフェース部を介してホス
トシステム装置に送信するものである。
【0018】また、この発明に係る非接触型ICカード
は、請求項5から請求項7のいずれかにおいて、上記レ
ギュレーション回路部の出力にコンデンサを更に設け、
上記制御回路部は、データ書き込み中に電源電流が基準
電流未満となったときは、上記メモリ部へのデータ書き
込みの禁止を行わないようにするものである。
は、請求項5から請求項7のいずれかにおいて、上記レ
ギュレーション回路部の出力にコンデンサを更に設け、
上記制御回路部は、データ書き込み中に電源電流が基準
電流未満となったときは、上記メモリ部へのデータ書き
込みの禁止を行わないようにするものである。
【0019】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
非接触型ICカードの例を示した概略のブロック図であ
る。図1において、非接触型ICカード(以下、単にI
Cカードと呼ぶ)1は、ホストシステム装置2との間で
電波の授受を行う送受信アンテナ部3と、該送受信アン
テナ部3を介して送信するデータの変調を行う変調回路
部4と、送受信アンテナ部3を介して受信したデータの
復調を行う復調回路部5と、シリアルデータをパラレル
データに変換すると共にパラレルデータをシリアルデー
タに変換するUART6と、EEPROMで形成された
メモリ部7とを備えている。
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
非接触型ICカードの例を示した概略のブロック図であ
る。図1において、非接触型ICカード(以下、単にI
Cカードと呼ぶ)1は、ホストシステム装置2との間で
電波の授受を行う送受信アンテナ部3と、該送受信アン
テナ部3を介して送信するデータの変調を行う変調回路
部4と、送受信アンテナ部3を介して受信したデータの
復調を行う復調回路部5と、シリアルデータをパラレル
データに変換すると共にパラレルデータをシリアルデー
タに変換するUART6と、EEPROMで形成された
メモリ部7とを備えている。
【0020】更に、ICカード1は、メモリ部7の制御
を行う制御回路部8と、送受信アンテナ部3で受信した
電波を整流して各部に電源として供給する整流回路部9
と、所定の基準電圧aを生成して出力する基準電圧発生
回路部10と、整流回路部9から出力される電圧と基準
電圧発生回路部10から出力される基準電圧aとの比較
を行い、該比較結果を2値の信号で出力する比較回路部
11とを備えている。制御回路部8は、内部にレジスタ
12を有しており、レジスタ12には、比較回路部11
から出力された信号に応じて設定されるフラグが格納さ
れている。
を行う制御回路部8と、送受信アンテナ部3で受信した
電波を整流して各部に電源として供給する整流回路部9
と、所定の基準電圧aを生成して出力する基準電圧発生
回路部10と、整流回路部9から出力される電圧と基準
電圧発生回路部10から出力される基準電圧aとの比較
を行い、該比較結果を2値の信号で出力する比較回路部
11とを備えている。制御回路部8は、内部にレジスタ
12を有しており、レジスタ12には、比較回路部11
から出力された信号に応じて設定されるフラグが格納さ
れている。
【0021】送受信アンテナ部3は、変調回路部4、復
調回路部5及び整流回路部9にそれぞれ接続され、変調
回路部4及び復調回路部5は、UART6に接続されて
いる。また、UART6は制御回路部8に接続され、制
御回路部8はメモリ部7に接続されている。整流回路部
9は、基準電圧発生回路部10及び比較回路部11にそ
れぞれ接続され、基準電圧発生回路部10は比較回路部
11に接続され、比較回路部11は制御回路部8に接続
されている。更に、整流回路部9は、変調回路部4、復
調回路部5、UART6、メモリ部7及び制御回路部8
にそれぞれ接続されているが、図1においてはその接続
を省略している。なお、送受信アンテナ部3、変調回路
部4、復調回路部5及びUART6はインタフェース部
をなす。
調回路部5及び整流回路部9にそれぞれ接続され、変調
回路部4及び復調回路部5は、UART6に接続されて
いる。また、UART6は制御回路部8に接続され、制
御回路部8はメモリ部7に接続されている。整流回路部
9は、基準電圧発生回路部10及び比較回路部11にそ
れぞれ接続され、基準電圧発生回路部10は比較回路部
11に接続され、比較回路部11は制御回路部8に接続
されている。更に、整流回路部9は、変調回路部4、復
調回路部5、UART6、メモリ部7及び制御回路部8
にそれぞれ接続されているが、図1においてはその接続
を省略している。なお、送受信アンテナ部3、変調回路
部4、復調回路部5及びUART6はインタフェース部
をなす。
【0022】また、ホストシステム装置2は、ホストコ
ンピュータ15とデータ読み出し/書き込み装置(以
下、リーダライタと呼ぶ)16とからなり、リーダライ
タ16は、ICカード1との間で電波の授受を行う送受
信アンテナ部17と、データの変復調を行う変復調回路
部18と、ホストコンピュータ15からの指令に基づい
て変復調回路部18を制御する制御部19とを備えてい
る。ホストコンピュータ15はリーダライタ16の制御
部19に接続され、制御部19は変復調回路部18に接
続されており、更に変復調回路部18は送受信アンテナ
部17に接続されている。
ンピュータ15とデータ読み出し/書き込み装置(以
下、リーダライタと呼ぶ)16とからなり、リーダライ
タ16は、ICカード1との間で電波の授受を行う送受
信アンテナ部17と、データの変復調を行う変復調回路
部18と、ホストコンピュータ15からの指令に基づい
て変復調回路部18を制御する制御部19とを備えてい
る。ホストコンピュータ15はリーダライタ16の制御
部19に接続され、制御部19は変復調回路部18に接
続されており、更に変復調回路部18は送受信アンテナ
部17に接続されている。
【0023】上記のような構成において、ホストシステ
ム装置2は、常時、リーダライタ16から電波を発信し
ており、送受信アンテナ部3は、リーダライタ16から
の電波を受信し、該受信した電波を電気信号に変換して
復調回路部5及び整流回路部9に出力する。整流回路部
9は、入力された電気信号の整流を行い各回路部に出力
して電源供給を行う。リーダライタ16は、ICカード
1にデータを送信しない場合は、無変調の電波を発信し
ており、データを送信する場合、該データを搬送波に変
調させて含ませた電波を発信する。
ム装置2は、常時、リーダライタ16から電波を発信し
ており、送受信アンテナ部3は、リーダライタ16から
の電波を受信し、該受信した電波を電気信号に変換して
復調回路部5及び整流回路部9に出力する。整流回路部
9は、入力された電気信号の整流を行い各回路部に出力
して電源供給を行う。リーダライタ16は、ICカード
1にデータを送信しない場合は、無変調の電波を発信し
ており、データを送信する場合、該データを搬送波に変
調させて含ませた電波を発信する。
【0024】リーダライタ16の制御部19は、ホスト
コンピュータ15の指令に従って変復調回路部18の制
御を行い、送受信アンテナ部17を介してデータの送受
信を行う。ICカード1がリーダライタ16から発信さ
れたデータを受信する場合、リーダライタ16から発信
されたデータは、送受信アンテナ部3で受信され復調回
路部5でA/D変換されてデジタル信号に復調される。
該復調されたデータはシリアルデータであり、UART
6は、該シリアルデータをパラレルデータに変換した
後、制御回路部8に出力する。制御回路部8は、このよ
うにして入力されたコマンドに従って種々の処理を行
う。
コンピュータ15の指令に従って変復調回路部18の制
御を行い、送受信アンテナ部17を介してデータの送受
信を行う。ICカード1がリーダライタ16から発信さ
れたデータを受信する場合、リーダライタ16から発信
されたデータは、送受信アンテナ部3で受信され復調回
路部5でA/D変換されてデジタル信号に復調される。
該復調されたデータはシリアルデータであり、UART
6は、該シリアルデータをパラレルデータに変換した
後、制御回路部8に出力する。制御回路部8は、このよ
うにして入力されたコマンドに従って種々の処理を行
う。
【0025】また、ICカード1がメモリ部7に格納さ
れたデータをリーダライタ16に送信する場合、制御回
路部8は、メモリ部7からデータを読み出し、該読み出
したデータをUART6に出力する。UART6は、入
力されたパラレルデータをシリアルデータに変換し、該
変換されたデータは、変調回路部4で変調されて送受信
アンテナ部3から送信される。
れたデータをリーダライタ16に送信する場合、制御回
路部8は、メモリ部7からデータを読み出し、該読み出
したデータをUART6に出力する。UART6は、入
力されたパラレルデータをシリアルデータに変換し、該
変換されたデータは、変調回路部4で変調されて送受信
アンテナ部3から送信される。
【0026】ここで、基準電圧発生回路部10は、整流
回路部9から入力された電圧を電源として動作する定電
圧回路を備え、該定電圧回路によって所定の基準電圧a
を生成し、該生成した一定の基準電圧aを比較回路部1
1に出力する。比較回路部11は、整流回路部9から入
力された電圧と基準電圧発生回路部10から入力された
基準電圧aとの比較を行い、該比較結果に応じて2値の
判定信号を制御回路部8に出力する。図2は、整流回路
部9から出力される電源電圧及び電源電流の関係をグラ
フで示した図である。図2から分かるように、電源電圧
と電源電流は比例関係にあり、基準電圧aは、メモリ部
7へのデータ書き込み及び消去が確実に行うことができ
る最低限の電源電圧値に設定されており、例えば4.5
Vに設定されている。
回路部9から入力された電圧を電源として動作する定電
圧回路を備え、該定電圧回路によって所定の基準電圧a
を生成し、該生成した一定の基準電圧aを比較回路部1
1に出力する。比較回路部11は、整流回路部9から入
力された電圧と基準電圧発生回路部10から入力された
基準電圧aとの比較を行い、該比較結果に応じて2値の
判定信号を制御回路部8に出力する。図2は、整流回路
部9から出力される電源電圧及び電源電流の関係をグラ
フで示した図である。図2から分かるように、電源電圧
と電源電流は比例関係にあり、基準電圧aは、メモリ部
7へのデータ書き込み及び消去が確実に行うことができ
る最低限の電源電圧値に設定されており、例えば4.5
Vに設定されている。
【0027】制御回路部8は、比較回路部11から入力
された判定信号に応じてレジスタ12に格納したフラグ
を設定する。レジスタ12には、データ書き込みを行っ
ていないときの判定信号の結果を示す第1エラーフラグ
F1と、データ書き込みを行っているときの判定信号の
結果を示す第2エラーフラグF2とが格納されている。
制御回路部8は、データ書き込みを行っていないときに
入力された比較回路部11からの判定信号に応じて第1
エラーフラグF1を設定し、データ書き込みを行ってい
るときに入力された比較回路部11からの判定信号に応
じて第2エラーフラグF2を設定する。
された判定信号に応じてレジスタ12に格納したフラグ
を設定する。レジスタ12には、データ書き込みを行っ
ていないときの判定信号の結果を示す第1エラーフラグ
F1と、データ書き込みを行っているときの判定信号の
結果を示す第2エラーフラグF2とが格納されている。
制御回路部8は、データ書き込みを行っていないときに
入力された比較回路部11からの判定信号に応じて第1
エラーフラグF1を設定し、データ書き込みを行ってい
るときに入力された比較回路部11からの判定信号に応
じて第2エラーフラグF2を設定する。
【0028】例えば、比較回路部11は、整流回路部9
から入力された電圧が基準電圧a以上のとき、Lowレ
ベルの判定信号を制御回路部8に出力し、制御回路部8
は、レジスタ12に格納された第1エラーフラグF1及
び第2エラーフラグF2を共にリセットする。制御回路
部8は、第1エラーフラグF1及び第2エラーフラグF
2が共にリセットされている状態においては、メモリ部
7へのデータ書き込みの禁止を行わず、ホストシステム
装置2からのコマンドに従って所定の処理を行う。
から入力された電圧が基準電圧a以上のとき、Lowレ
ベルの判定信号を制御回路部8に出力し、制御回路部8
は、レジスタ12に格納された第1エラーフラグF1及
び第2エラーフラグF2を共にリセットする。制御回路
部8は、第1エラーフラグF1及び第2エラーフラグF
2が共にリセットされている状態においては、メモリ部
7へのデータ書き込みの禁止を行わず、ホストシステム
装置2からのコマンドに従って所定の処理を行う。
【0029】一方、比較回路部11は、整流回路部9か
ら入力された電圧が基準電圧a未満になると、High
レベルの判定信号を制御回路部8に出力し、制御回路部
8は、データ書き込みを行っていない場合、レジスタ1
2に格納された第1エラーフラグF1をセットし、デー
タ書き込みを行っている場合、レジスタ12に格納され
た第2エラーフラグF2をセットする。制御回路部8
は、第1エラーフラグF1又は第2エラーフラグF2の
いずれかがセットされている状態においては、メモリ部
7へのデータ書き込みを禁止すると共に、データ書き込
みが不可能であることを示す信号を、UART6、変調
回路部4及び送受信アンテナ部3を介してホストシステ
ム装置2に送信する。なお、制御回路部8において、第
2エラーフラグF2がセットされた場合、データ書き込
みが不可能であると共にデータ書き込みが不完全な状態
で終了したことを示す信号をホストシステム装置2に送
信するようにしてもよい。
ら入力された電圧が基準電圧a未満になると、High
レベルの判定信号を制御回路部8に出力し、制御回路部
8は、データ書き込みを行っていない場合、レジスタ1
2に格納された第1エラーフラグF1をセットし、デー
タ書き込みを行っている場合、レジスタ12に格納され
た第2エラーフラグF2をセットする。制御回路部8
は、第1エラーフラグF1又は第2エラーフラグF2の
いずれかがセットされている状態においては、メモリ部
7へのデータ書き込みを禁止すると共に、データ書き込
みが不可能であることを示す信号を、UART6、変調
回路部4及び送受信アンテナ部3を介してホストシステ
ム装置2に送信する。なお、制御回路部8において、第
2エラーフラグF2がセットされた場合、データ書き込
みが不可能であると共にデータ書き込みが不完全な状態
で終了したことを示す信号をホストシステム装置2に送
信するようにしてもよい。
【0030】このように、制御回路部8は、比較回路部
11の判定信号からメモリ部7へのデータ書き込みが正
常に実行できるか否かを判断し、正常に実行できないと
判断した場合、メモリ部7へのデータ書き込みを禁止す
ると共に、データ書き込みが不可能であることをホスト
システム装置2に知らせる。
11の判定信号からメモリ部7へのデータ書き込みが正
常に実行できるか否かを判断し、正常に実行できないと
判断した場合、メモリ部7へのデータ書き込みを禁止す
ると共に、データ書き込みが不可能であることをホスト
システム装置2に知らせる。
【0031】図3は、ICカード1におけるデータ書き
込み時の動作例を示したフローチャートであり、図3を
用いて、ICカード1が受信する電波の電界強度の変動
に対する動作について説明する。図3において、最初に
ステップS1で、送受信アンテナ部3は、ホストシステ
ム装置2から送信されたデータ書き込みコマンドを受信
し、制御回路部8は、復調回路部5及びUART6を介
してデータ書き込みコマンドを得る。次に、ステップS
2で、制御回路部8は、比較回路部11からの判定信号
がLowレベルであるか否かを調べ、Highレベルで
ある場合(NO)、ステップS3に進む。
込み時の動作例を示したフローチャートであり、図3を
用いて、ICカード1が受信する電波の電界強度の変動
に対する動作について説明する。図3において、最初に
ステップS1で、送受信アンテナ部3は、ホストシステ
ム装置2から送信されたデータ書き込みコマンドを受信
し、制御回路部8は、復調回路部5及びUART6を介
してデータ書き込みコマンドを得る。次に、ステップS
2で、制御回路部8は、比較回路部11からの判定信号
がLowレベルであるか否かを調べ、Highレベルで
ある場合(NO)、ステップS3に進む。
【0032】次に、制御回路部8は、ステップS3で、
レジスタ12の第1エラーフラグF1をセットし、ステ
ップS4で、データ書き込みを禁止した後、ステップS
5で、UART6、変調回路部4及び送受信アンテナ部
3を介してホストシステム装置2へデータ書き込みが不
可能であることを示す信号を送信し、ステップS1に戻
る。また、ステップS2で、判定信号がLowレベルで
ある場合(YES)、ステップS6に進み、制御回路部
8は、ステップS6で、第1エラーフラグF1及び第2
エラーフラグF2をリセットし、ステップS7で、メモ
リ部7に対してデータ書き込み動作を行わせる。
レジスタ12の第1エラーフラグF1をセットし、ステ
ップS4で、データ書き込みを禁止した後、ステップS
5で、UART6、変調回路部4及び送受信アンテナ部
3を介してホストシステム装置2へデータ書き込みが不
可能であることを示す信号を送信し、ステップS1に戻
る。また、ステップS2で、判定信号がLowレベルで
ある場合(YES)、ステップS6に進み、制御回路部
8は、ステップS6で、第1エラーフラグF1及び第2
エラーフラグF2をリセットし、ステップS7で、メモ
リ部7に対してデータ書き込み動作を行わせる。
【0033】次に、制御回路部8は、ステップS8で、
比較回路部11からの判定信号がLowレベルのままで
あるか否かを調べ、データ書き込みが完了するまでLo
wレベルから変化しなければ(YES)、ステップS9
でメモリ部7へのデータ書き込みが完了し、UART
6、変調回路部4及び送受信アンテナ部3を介してホス
トシステム装置2へデータ書き込みが完了したことを示
す信号を送信して本フローは終了する。
比較回路部11からの判定信号がLowレベルのままで
あるか否かを調べ、データ書き込みが完了するまでLo
wレベルから変化しなければ(YES)、ステップS9
でメモリ部7へのデータ書き込みが完了し、UART
6、変調回路部4及び送受信アンテナ部3を介してホス
トシステム装置2へデータ書き込みが完了したことを示
す信号を送信して本フローは終了する。
【0034】また、ステップS8で、比較回路部11か
らの判定信号がHighレベルに変わると(NO)、制
御回路部8は、ステップS10で、第2エラーフラグF
2をセットし、ステップS11で、データ書き込みを禁
止し、ステップS12で、UART6、変調回路部4及
び送受信アンテナ部3を介してホストシステム装置2へ
データ書き込みが不完全であることを示す信号を送信
し、ステップS1に戻る。
らの判定信号がHighレベルに変わると(NO)、制
御回路部8は、ステップS10で、第2エラーフラグF
2をセットし、ステップS11で、データ書き込みを禁
止し、ステップS12で、UART6、変調回路部4及
び送受信アンテナ部3を介してホストシステム装置2へ
データ書き込みが不完全であることを示す信号を送信
し、ステップS1に戻る。
【0035】このように、本発明の実施の形態1におけ
る非接触型ICカードは、受信した電波の電界強度の変
動によって生じる、整流回路部9から供給される電源電
圧の変動を監視し、該電源電圧が所定値a未満になると
メモリ部7へのデータ書き込みを禁止すると共に、ホス
トシステム装置2へデータの書き込みが不可能であるこ
とを示す信号を出力するようにした。このことから、受
信した電波の電界強度の変動によってデータの書き込み
が不完全になることを防止することができることから、
データ書き込みの信頼性を向上させることができる。
る非接触型ICカードは、受信した電波の電界強度の変
動によって生じる、整流回路部9から供給される電源電
圧の変動を監視し、該電源電圧が所定値a未満になると
メモリ部7へのデータ書き込みを禁止すると共に、ホス
トシステム装置2へデータの書き込みが不可能であるこ
とを示す信号を出力するようにした。このことから、受
信した電波の電界強度の変動によってデータの書き込み
が不完全になることを防止することができることから、
データ書き込みの信頼性を向上させることができる。
【0036】実施の形態2.実施の形態1では、整流回
路部9で整流された電圧を各部の電源電圧として供給す
る場合を示したが、整流回路部9で整流された電圧を一
定の電圧を超えないようにし、各部の電源電圧として供
給するようにした場合を実施の形態2として説明する。
図4は、本発明の実施の形態2における非接触型ICカ
ードの例を示した概略のブロック図である。なお、図4
では、図1と同じものは同じ符号で示しており、ここで
はその説明を省略すると共に図1との相違点のみ説明す
る。
路部9で整流された電圧を各部の電源電圧として供給す
る場合を示したが、整流回路部9で整流された電圧を一
定の電圧を超えないようにし、各部の電源電圧として供
給するようにした場合を実施の形態2として説明する。
図4は、本発明の実施の形態2における非接触型ICカ
ードの例を示した概略のブロック図である。なお、図4
では、図1と同じものは同じ符号で示しており、ここで
はその説明を省略すると共に図1との相違点のみ説明す
る。
【0037】図4における図1との相違点は、整流回路
部9で整流された電圧を更に一定にして各部に電源供給
するレギュレーション回路部21を追加し、図1の基準
電圧発生回路部10を基準電流発生回路部22に置き換
え、図1の比較回路部11を、レギュレーション回路部
21から入力される電源電流と基準電流発生回路部22
から入力される基準電流との比較を行うようにしたこと
から、図1の比較回路部11を比較回路部23とし、こ
れらに伴って図1のICカード1をICカード25とし
たことにある。
部9で整流された電圧を更に一定にして各部に電源供給
するレギュレーション回路部21を追加し、図1の基準
電圧発生回路部10を基準電流発生回路部22に置き換
え、図1の比較回路部11を、レギュレーション回路部
21から入力される電源電流と基準電流発生回路部22
から入力される基準電流との比較を行うようにしたこと
から、図1の比較回路部11を比較回路部23とし、こ
れらに伴って図1のICカード1をICカード25とし
たことにある。
【0038】図4において、ICカード25は、送受信
アンテナ部3と、変調回路部4と、復調回路部5と、U
ART6と、メモリ部7とを備え、更に、制御回路部8
と、整流回路部9と、整流回路部9から出力された電圧
を一定にして各部に電源供給するレギュレーション回路
部21と、所定の基準電流bを生成して出力する基準電
流発生回路部22と、レギュレーション回路部21から
出力される電源電流と基準電流発生回路部22から出力
される基準電流bとの比較を行い、該比較結果を2値の
信号で出力する比較回路部23とを備えている。制御回
路部8は、内部にレジスタ12を有しており、レジスタ
12には、比較回路部23から出力された信号に応じて
設定されるフラグが格納されている。
アンテナ部3と、変調回路部4と、復調回路部5と、U
ART6と、メモリ部7とを備え、更に、制御回路部8
と、整流回路部9と、整流回路部9から出力された電圧
を一定にして各部に電源供給するレギュレーション回路
部21と、所定の基準電流bを生成して出力する基準電
流発生回路部22と、レギュレーション回路部21から
出力される電源電流と基準電流発生回路部22から出力
される基準電流bとの比較を行い、該比較結果を2値の
信号で出力する比較回路部23とを備えている。制御回
路部8は、内部にレジスタ12を有しており、レジスタ
12には、比較回路部23から出力された信号に応じて
設定されるフラグが格納されている。
【0039】整流回路部9は、レギュレーション回路部
21及び基準電流発生回路部22にそれぞれ接続され、
基準電流発生回路部22は比較回路部23に接続されて
いる。比較回路部23は、制御回路部8に接続されると
共にレギュレーション回路部21に接続されている。更
に、レギュレーション回路部21は、変調回路部4、復
調回路部5、UART6、メモリ部7及び制御回路部8
にそれぞれ接続されているが、図4においてはその接続
を省略している。
21及び基準電流発生回路部22にそれぞれ接続され、
基準電流発生回路部22は比較回路部23に接続されて
いる。比較回路部23は、制御回路部8に接続されると
共にレギュレーション回路部21に接続されている。更
に、レギュレーション回路部21は、変調回路部4、復
調回路部5、UART6、メモリ部7及び制御回路部8
にそれぞれ接続されているが、図4においてはその接続
を省略している。
【0040】上記のような構成において、ホストシステ
ム装置2は、常時、リーダライタ16から電波を発信し
ており、送受信アンテナ部3は、リーダライタ16から
の電波を受信し、該受信した電波を電気信号に変換して
復調回路部5及び整流回路部9に出力する。整流回路部
9は、入力された電気信号の整流を行い、レギュレーシ
ョン回路部21は、整流回路部9から整流されて出力さ
れた電圧を所定値で一定にして各部に電源として供給す
る。
ム装置2は、常時、リーダライタ16から電波を発信し
ており、送受信アンテナ部3は、リーダライタ16から
の電波を受信し、該受信した電波を電気信号に変換して
復調回路部5及び整流回路部9に出力する。整流回路部
9は、入力された電気信号の整流を行い、レギュレーシ
ョン回路部21は、整流回路部9から整流されて出力さ
れた電圧を所定値で一定にして各部に電源として供給す
る。
【0041】ここで、基準電流発生回路部22は、整流
回路部9から入力された電圧を電源として動作する定電
流回路を備え、該定電流回路によって所定の基準電流b
を生成し、該生成した一定の基準電流bを比較回路部2
3に出力する。比較回路部23は、レギュレーション回
路部21から出力された電源電流と、基準電流発生回路
部22から入力された基準電流bとの比較を行い、該比
較結果に応じて2値の判定信号を制御回路部8に出力す
る。
回路部9から入力された電圧を電源として動作する定電
流回路を備え、該定電流回路によって所定の基準電流b
を生成し、該生成した一定の基準電流bを比較回路部2
3に出力する。比較回路部23は、レギュレーション回
路部21から出力された電源電流と、基準電流発生回路
部22から入力された基準電流bとの比較を行い、該比
較結果に応じて2値の判定信号を制御回路部8に出力す
る。
【0042】図5は、レギュレーション回路部21から
出力される電源電圧と電源電流との関係をグラフで示し
た図である。図5から、電源電圧が所定値cを超える
と、電源電流は急激に増加していることが分かる。これ
は、レギュレーション回路部21が出力電圧を所定値c
で一定にするために、レギュレーション回路部21内で
電源電流が消費されることから生じる。基準電流bは所
定値cよりも大きい電源電圧値における電源電流に設定
されており、例えば、電源電圧における所定値cは4.
2Vであり、電源電流が基準電流bのときの電源電圧は
4.5Vである。
出力される電源電圧と電源電流との関係をグラフで示し
た図である。図5から、電源電圧が所定値cを超える
と、電源電流は急激に増加していることが分かる。これ
は、レギュレーション回路部21が出力電圧を所定値c
で一定にするために、レギュレーション回路部21内で
電源電流が消費されることから生じる。基準電流bは所
定値cよりも大きい電源電圧値における電源電流に設定
されており、例えば、電源電圧における所定値cは4.
2Vであり、電源電流が基準電流bのときの電源電圧は
4.5Vである。
【0043】制御回路部8は、比較回路部23から入力
された判定信号に応じてレジスタ12に格納した第1エ
ラーフラグF1及び第2エラーフラグF2をそれぞれ設
定する。例えば、比較回路部23は、レギュレーション
回路部21から入力された電源電流が基準電流b以上の
とき、Lowレベルの判定信号を制御回路部8に出力
し、制御回路部8は、レジスタ12に格納された第1エ
ラーフラグF1及び第2エラーフラグF2を共にリセッ
トする。制御回路部8は、第1エラーフラグF1及び第
2エラーフラグF2が共にリセットされている状態にお
いては、メモリ部7へのデータ書き込みの禁止を行わ
ず、ホストシステム装置2からのコマンドに従って所定
の処理を行う。
された判定信号に応じてレジスタ12に格納した第1エ
ラーフラグF1及び第2エラーフラグF2をそれぞれ設
定する。例えば、比較回路部23は、レギュレーション
回路部21から入力された電源電流が基準電流b以上の
とき、Lowレベルの判定信号を制御回路部8に出力
し、制御回路部8は、レジスタ12に格納された第1エ
ラーフラグF1及び第2エラーフラグF2を共にリセッ
トする。制御回路部8は、第1エラーフラグF1及び第
2エラーフラグF2が共にリセットされている状態にお
いては、メモリ部7へのデータ書き込みの禁止を行わ
ず、ホストシステム装置2からのコマンドに従って所定
の処理を行う。
【0044】一方、比較回路部23は、レギュレーショ
ン回路部21から入力された電源電流が基準電流b未満
になると、Highレベルの判定信号を制御回路部8に
出力し、制御回路部8は、データ書き込みを行っていな
い場合、レジスタ12に格納された第1エラーフラグF
1をセットし、データ書き込みを行っている場合、レジ
スタ12に格納された第2エラーフラグF2をセットす
る。制御回路部8は、第1エラーフラグF1又は第2エ
ラーフラグF2のいずれかがセットされている状態にお
いては、メモリ部7へのデータ書き込みを禁止すると共
に、データ書き込みが不可能であることを示す信号を、
UART6、変調回路部4及び送受信アンテナ部3を介
してホストシステム装置2に送信する。なお、制御回路
部8において、第2エラーフラグF2がセットされた場
合、データ書き込みが不可能であると共にデータ書き込
みが不完全な状態で終了したことを示す信号をホストシ
ステム装置2に送信するようにしてもよい。
ン回路部21から入力された電源電流が基準電流b未満
になると、Highレベルの判定信号を制御回路部8に
出力し、制御回路部8は、データ書き込みを行っていな
い場合、レジスタ12に格納された第1エラーフラグF
1をセットし、データ書き込みを行っている場合、レジ
スタ12に格納された第2エラーフラグF2をセットす
る。制御回路部8は、第1エラーフラグF1又は第2エ
ラーフラグF2のいずれかがセットされている状態にお
いては、メモリ部7へのデータ書き込みを禁止すると共
に、データ書き込みが不可能であることを示す信号を、
UART6、変調回路部4及び送受信アンテナ部3を介
してホストシステム装置2に送信する。なお、制御回路
部8において、第2エラーフラグF2がセットされた場
合、データ書き込みが不可能であると共にデータ書き込
みが不完全な状態で終了したことを示す信号をホストシ
ステム装置2に送信するようにしてもよい。
【0045】このように、制御回路部8は、比較回路部
23の判定信号からメモリ部7へのデータ書き込みが正
常に実行できるか否かを判断し、正常に実行できないと
判断した場合、メモリ部7へのデータ書き込みを禁止す
ると共に、データ書き込みが不可能であることをホスト
システム装置2に知らせる。なお、ICカード25にお
けるデータ書き込み時の動作例を示したフローチャート
は、比較回路部11を比較回路部23に置き換える以外
は図3と同じであるので省略する。
23の判定信号からメモリ部7へのデータ書き込みが正
常に実行できるか否かを判断し、正常に実行できないと
判断した場合、メモリ部7へのデータ書き込みを禁止す
ると共に、データ書き込みが不可能であることをホスト
システム装置2に知らせる。なお、ICカード25にお
けるデータ書き込み時の動作例を示したフローチャート
は、比較回路部11を比較回路部23に置き換える以外
は図3と同じであるので省略する。
【0046】このように、本発明の実施の形態2におけ
る非接触型ICカードは、受信した電波の電界強度の変
動によって生じる、レギュレーション回路部21から出
力される電源電流の変動を監視し、該電源電流が所定値
b未満になるとメモリ部7へのデータ書き込みを禁止す
ると共に、ホストシステム装置2へデータの書き込みが
不可能であることを示す信号を出力するようにした。こ
のことから、受信した電波の電界強度の変動によってデ
ータの書き込みが不完全になることを防止することがで
きることから、データ書き込みの信頼性を向上させるこ
とができる。
る非接触型ICカードは、受信した電波の電界強度の変
動によって生じる、レギュレーション回路部21から出
力される電源電流の変動を監視し、該電源電流が所定値
b未満になるとメモリ部7へのデータ書き込みを禁止す
ると共に、ホストシステム装置2へデータの書き込みが
不可能であることを示す信号を出力するようにした。こ
のことから、受信した電波の電界強度の変動によってデ
ータの書き込みが不完全になることを防止することがで
きることから、データ書き込みの信頼性を向上させるこ
とができる。
【0047】実施の形態3.実施の形態1及び実施の形
態2においては、メモリ部7へデータを書き込んでいる
ときに電源電圧が低下した場合、データの書き込みが完
了する前にデータ書き込みが禁止され、この時点で、不
完全な形でデータの書き込みが終了することになる。そ
こで、データ書き込みを行っている最中に、電源電圧が
データ書き込みが行えなくなるほど低下した場合におい
ても、正常にデータ書き込みを完了させることができる
ようにコンデンサからなる補助電源を設けるようにして
もよく、このようにしたものを本発明の実施の形態3と
する。
態2においては、メモリ部7へデータを書き込んでいる
ときに電源電圧が低下した場合、データの書き込みが完
了する前にデータ書き込みが禁止され、この時点で、不
完全な形でデータの書き込みが終了することになる。そ
こで、データ書き込みを行っている最中に、電源電圧が
データ書き込みが行えなくなるほど低下した場合におい
ても、正常にデータ書き込みを完了させることができる
ようにコンデンサからなる補助電源を設けるようにして
もよく、このようにしたものを本発明の実施の形態3と
する。
【0048】図6は、本発明の実施の形態3における非
接触型ICカードの例を示した概略のブロック図であ
る。なお、図6では、図1と同じものは同じ符号で示し
ており、ここではその説明を省略すると共に図1との相
違点のみ説明する。図6における図1との相違点は、コ
ンデンサ31を追加したことと、制御回路部8が、デー
タ書き込みを行っている最中に、整流回路部9から入力
された電圧が基準電圧a未満になり、比較回路部11か
らHighレベルの判定信号を入力された場合、第2エ
ラーフラグF2をセットするが、データ書き込みの禁止
を行わないようにしたことにあり、図1の制御回路部8
を制御回路部32とし、これらに伴って図1のICカー
ド1をICカード35にしたことにある。
接触型ICカードの例を示した概略のブロック図であ
る。なお、図6では、図1と同じものは同じ符号で示し
ており、ここではその説明を省略すると共に図1との相
違点のみ説明する。図6における図1との相違点は、コ
ンデンサ31を追加したことと、制御回路部8が、デー
タ書き込みを行っている最中に、整流回路部9から入力
された電圧が基準電圧a未満になり、比較回路部11か
らHighレベルの判定信号を入力された場合、第2エ
ラーフラグF2をセットするが、データ書き込みの禁止
を行わないようにしたことにあり、図1の制御回路部8
を制御回路部32とし、これらに伴って図1のICカー
ド1をICカード35にしたことにある。
【0049】図6において、ICカード35は、送受信
アンテナ部3と、変調回路部4と、復調回路部5と、U
ART6と、メモリ部7とを備え、更に、整流回路部9
と、基準電圧発生回路部10と、比較回路部11と、補
助電源をなすコンデンサ31と、メモリ部7の制御を行
う制御回路部32とを備えている。制御回路部32は、
内部にレジスタ12を有しており、レジスタ12には、
比較回路部11から出力された信号に応じて設定される
フラグが格納されている。UART6は制御回路部32
に接続され、制御回路部32はメモリ部7に接続されて
いる。比較回路部11は制御回路部32に接続され、整
流回路部9における、変調回路部4、復調回路部5、U
ART6、メモリ部7及び制御回路部32にそれぞれ接
続されている出力と接地との間にコンデンサ31が接続
されている。
アンテナ部3と、変調回路部4と、復調回路部5と、U
ART6と、メモリ部7とを備え、更に、整流回路部9
と、基準電圧発生回路部10と、比較回路部11と、補
助電源をなすコンデンサ31と、メモリ部7の制御を行
う制御回路部32とを備えている。制御回路部32は、
内部にレジスタ12を有しており、レジスタ12には、
比較回路部11から出力された信号に応じて設定される
フラグが格納されている。UART6は制御回路部32
に接続され、制御回路部32はメモリ部7に接続されて
いる。比較回路部11は制御回路部32に接続され、整
流回路部9における、変調回路部4、復調回路部5、U
ART6、メモリ部7及び制御回路部32にそれぞれ接
続されている出力と接地との間にコンデンサ31が接続
されている。
【0050】上記のような構成において、コンデンサ3
1は、変調回路部4、復調回路部5、UART6、メモ
リ部7及び制御回路部8への出力電圧によって充電され
る。受信している電波の電界強度が低下しても、整流回
路部9から、変調回路部4、復調回路部5、UART
6、メモリ部7及び制御回路部8へ出力される電源電圧
は、コンデンサ31に充電されている電荷によって直ち
に低下することがない。このため、データ書き込み時に
整流回路部9から供給される電源電圧がデータ書き込み
が行えなくなるほど低下した場合、コンデンサ31は、
補助電源をなし、変調回路部4、復調回路部5、UAR
T6、メモリ部7及び制御回路部8へ電源供給を行う。
コンデンサ31は、データ書き込み途中の状態からデー
タ書き込みが完了するまでの間、各部への電源供給がで
きるだけの容量を有している。
1は、変調回路部4、復調回路部5、UART6、メモ
リ部7及び制御回路部8への出力電圧によって充電され
る。受信している電波の電界強度が低下しても、整流回
路部9から、変調回路部4、復調回路部5、UART
6、メモリ部7及び制御回路部8へ出力される電源電圧
は、コンデンサ31に充電されている電荷によって直ち
に低下することがない。このため、データ書き込み時に
整流回路部9から供給される電源電圧がデータ書き込み
が行えなくなるほど低下した場合、コンデンサ31は、
補助電源をなし、変調回路部4、復調回路部5、UAR
T6、メモリ部7及び制御回路部8へ電源供給を行う。
コンデンサ31は、データ書き込み途中の状態からデー
タ書き込みが完了するまでの間、各部への電源供給がで
きるだけの容量を有している。
【0051】制御回路部32は、比較回路部11から入
力された判定信号に応じてレジスタ12に格納した第1
エラーフラグ及び第2エラーフラグをそれぞれ設定す
る。制御回路部32は、データ書き込みを行っていない
ときに入力された比較回路部11からの判定信号に応じ
て第1エラーフラグF1を設定し、データ書き込みを行
っているときに入力された比較回路部11からの判定信
号に応じて第2エラーフラグF2を設定する。
力された判定信号に応じてレジスタ12に格納した第1
エラーフラグ及び第2エラーフラグをそれぞれ設定す
る。制御回路部32は、データ書き込みを行っていない
ときに入力された比較回路部11からの判定信号に応じ
て第1エラーフラグF1を設定し、データ書き込みを行
っているときに入力された比較回路部11からの判定信
号に応じて第2エラーフラグF2を設定する。
【0052】例えば、比較回路部11は、整流回路部9
から入力された電圧が基準電圧a以上のとき、Lowレ
ベルの判定信号を制御回路部32に出力し、制御回路部
32は、レジスタ12に格納された第1エラーフラグF
1及び第2エラーフラグF2を共にリセットする。制御
回路部32は、第1エラーフラグF1及び第2エラーフ
ラグF2が共にリセットされている状態においては、メ
モリ部7へのデータ書き込みの禁止を行わず、ホストシ
ステム装置2からのコマンドに従って所定の処理を行
う。
から入力された電圧が基準電圧a以上のとき、Lowレ
ベルの判定信号を制御回路部32に出力し、制御回路部
32は、レジスタ12に格納された第1エラーフラグF
1及び第2エラーフラグF2を共にリセットする。制御
回路部32は、第1エラーフラグF1及び第2エラーフ
ラグF2が共にリセットされている状態においては、メ
モリ部7へのデータ書き込みの禁止を行わず、ホストシ
ステム装置2からのコマンドに従って所定の処理を行
う。
【0053】一方、比較回路部11は、整流回路部9か
ら入力された電圧が基準電圧a未満になると、High
レベルの判定信号を制御回路部32に出力し、制御回路
部32は、データ書き込みを行っていない場合、レジス
タ12に格納された第1エラーフラグF1をセットし、
データ書き込みを行っている場合、レジスタ12に格納
された第2エラーフラグF2をセットする。
ら入力された電圧が基準電圧a未満になると、High
レベルの判定信号を制御回路部32に出力し、制御回路
部32は、データ書き込みを行っていない場合、レジス
タ12に格納された第1エラーフラグF1をセットし、
データ書き込みを行っている場合、レジスタ12に格納
された第2エラーフラグF2をセットする。
【0054】制御回路部32は、第1エラーフラグF1
がセットされている状態においては、メモリ部7へのデ
ータ書き込みを禁止すると共に、データ書き込みが不可
能であることを示す信号を、UART6、変調回路部4
及び送受信アンテナ部3を介してホストシステム装置2
に送信する。また、制御回路部32は、第2エラーフラ
グF2がセットされている状態においては、メモリ部7
へのデータ書き込みの禁止を行わず、データ書き込みが
不可能であることを示す信号を、UART6、変調回路
部4及び送受信アンテナ部3を介してホストシステム装
置2に送信する。
がセットされている状態においては、メモリ部7へのデ
ータ書き込みを禁止すると共に、データ書き込みが不可
能であることを示す信号を、UART6、変調回路部4
及び送受信アンテナ部3を介してホストシステム装置2
に送信する。また、制御回路部32は、第2エラーフラ
グF2がセットされている状態においては、メモリ部7
へのデータ書き込みの禁止を行わず、データ書き込みが
不可能であることを示す信号を、UART6、変調回路
部4及び送受信アンテナ部3を介してホストシステム装
置2に送信する。
【0055】図7は、ICカード35におけるデータ書
き込み時の動作例を示したフローチャートであり、図7
を用いて、ICカード35が受信する電波の電界強度の
変動に対する動作について説明する。なお、図7では、
制御回路部8を制御回路部32に置き換える以外は図3
と同じ処理を行うフローは同じ符号で示しており、ここ
ではその説明を省略すると共に、図3との相違点のみ説
明する。図7における図3との相違点は、図3のステッ
プS11をなくし、ステップS10の処理を行った後、
ステップS12の処理を行うことにある。
き込み時の動作例を示したフローチャートであり、図7
を用いて、ICカード35が受信する電波の電界強度の
変動に対する動作について説明する。なお、図7では、
制御回路部8を制御回路部32に置き換える以外は図3
と同じ処理を行うフローは同じ符号で示しており、ここ
ではその説明を省略すると共に、図3との相違点のみ説
明する。図7における図3との相違点は、図3のステッ
プS11をなくし、ステップS10の処理を行った後、
ステップS12の処理を行うことにある。
【0056】なお、本実施の形態3では、実施の形態1
におけるICカードの場合を例にして説明したが、実施
の形態2におけるICカードの場合においても、同様
に、コンデンサ31を追加すると共に制御回路部8を制
御回路部32に置き換え、コンデンサ31は、レギュレ
ーション回路部21における、変調回路部4、復調回路
部5、UART6、メモリ部7及び制御回路部32にそ
れぞれ接続されている出力と接地との間に接続される。
コンデンサ31及び制御回路部32の動作は、上記実施
の形態3における説明と同様であるので省略する。
におけるICカードの場合を例にして説明したが、実施
の形態2におけるICカードの場合においても、同様
に、コンデンサ31を追加すると共に制御回路部8を制
御回路部32に置き換え、コンデンサ31は、レギュレ
ーション回路部21における、変調回路部4、復調回路
部5、UART6、メモリ部7及び制御回路部32にそ
れぞれ接続されている出力と接地との間に接続される。
コンデンサ31及び制御回路部32の動作は、上記実施
の形態3における説明と同様であるので省略する。
【0057】このように、本発明の実施の形態3におけ
る非接触型ICカードは、受信した電波の電界強度の変
動によって生じる、内部電源電圧の変動を監視し、該電
源電圧が、メモリ部7へのデータ書き込みを行うことが
できなくなるほど低下すると、データ書き込みを行う前
の場合、メモリ部7へのデータ書き込みを禁止すると共
に、ホストシステム装置2へデータの書き込みが不可能
であることを示す信号を出力するようにし、データ書き
込み中においては、ホストシステム装置2へデータの書
き込みが不可能であることを示す信号を出力し、メモリ
部7へのデータ書き込みを禁止せず、コンデンサ31に
よって、データ書き込み途中の状態からデータ書き込み
が完了するまでの間、各部への電源電圧の低下を防止し
てデータ書き込みを完了させる。このことから、受信し
た電波の電界強度の変動によってデータの書き込みが不
完全になることを防止することができると共に、データ
の書き込みを確実に行われるようにすることができるこ
とから、データ書き込みの信頼性を更に向上させること
ができる。
る非接触型ICカードは、受信した電波の電界強度の変
動によって生じる、内部電源電圧の変動を監視し、該電
源電圧が、メモリ部7へのデータ書き込みを行うことが
できなくなるほど低下すると、データ書き込みを行う前
の場合、メモリ部7へのデータ書き込みを禁止すると共
に、ホストシステム装置2へデータの書き込みが不可能
であることを示す信号を出力するようにし、データ書き
込み中においては、ホストシステム装置2へデータの書
き込みが不可能であることを示す信号を出力し、メモリ
部7へのデータ書き込みを禁止せず、コンデンサ31に
よって、データ書き込み途中の状態からデータ書き込み
が完了するまでの間、各部への電源電圧の低下を防止し
てデータ書き込みを完了させる。このことから、受信し
た電波の電界強度の変動によってデータの書き込みが不
完全になることを防止することができると共に、データ
の書き込みを確実に行われるようにすることができるこ
とから、データ書き込みの信頼性を更に向上させること
ができる。
【0058】
【発明の効果】請求項1に係る非接触型ICカードは、
受信した電波の電界強度の変動によって生じる、整流回
路部から供給される電源電圧の変動を監視し、該電源電
圧が所定の基準電圧値未満になるとメモリ部へのデータ
書き込みを禁止すると共に、ホストシステム装置へデー
タの書き込みが不可能であることを示す信号を出力する
ようにした。このことから、受信した電波の電界強度の
変動によってデータの書き込みが不完全になることを防
止することができることから、データ書き込みの信頼性
を向上させることができる。
受信した電波の電界強度の変動によって生じる、整流回
路部から供給される電源電圧の変動を監視し、該電源電
圧が所定の基準電圧値未満になるとメモリ部へのデータ
書き込みを禁止すると共に、ホストシステム装置へデー
タの書き込みが不可能であることを示す信号を出力する
ようにした。このことから、受信した電波の電界強度の
変動によってデータの書き込みが不完全になることを防
止することができることから、データ書き込みの信頼性
を向上させることができる。
【0059】請求項2に係る非接触型ICカードは、請
求項1において、具体的には、電源電圧が基準電圧未満
であるときにセットするエラーフラグを備え、該フラグ
がセットされているときは、メモリ部へのデータ書き込
みを禁止すると共に、ホストシステム装置へデータの書
き込みが不可能であることを示す信号を出力するように
した。このことから、受信した電波の電界強度の変動に
よってデータの書き込みが不完全になることを防止する
ことができることから、データ書き込みの信頼性を向上
させることができる。
求項1において、具体的には、電源電圧が基準電圧未満
であるときにセットするエラーフラグを備え、該フラグ
がセットされているときは、メモリ部へのデータ書き込
みを禁止すると共に、ホストシステム装置へデータの書
き込みが不可能であることを示す信号を出力するように
した。このことから、受信した電波の電界強度の変動に
よってデータの書き込みが不完全になることを防止する
ことができることから、データ書き込みの信頼性を向上
させることができる。
【0060】請求項3に係る非接触型ICカードは、請
求項2において、具体的には、エラーフラグは、データ
書き込み前に電源電圧が基準電圧未満となったときにセ
ットする第1エラーフラグと、データ書き込み中に電源
電圧が基準電圧未満となったときにセットする第2エラ
ーフラグとからなり、第1エラーフラグがセットされる
とデータの書き込みが不可能であることを示す信号をホ
ストシステム装置に出力し、第2エラーフラグがセット
されるとデータの書き込みが不完全であることを示す信
号をホストシステム装置に出力するようにした。このこ
とから、書き込み処理前のエラーか、書き込み処理中の
エラーかを判別することができ、ホストシステム装置
は、メモリ部のデータが元の状態のままであるか否かの
判断を行うことができる。
求項2において、具体的には、エラーフラグは、データ
書き込み前に電源電圧が基準電圧未満となったときにセ
ットする第1エラーフラグと、データ書き込み中に電源
電圧が基準電圧未満となったときにセットする第2エラ
ーフラグとからなり、第1エラーフラグがセットされる
とデータの書き込みが不可能であることを示す信号をホ
ストシステム装置に出力し、第2エラーフラグがセット
されるとデータの書き込みが不完全であることを示す信
号をホストシステム装置に出力するようにした。このこ
とから、書き込み処理前のエラーか、書き込み処理中の
エラーかを判別することができ、ホストシステム装置
は、メモリ部のデータが元の状態のままであるか否かの
判断を行うことができる。
【0061】請求項4に係る非接触型ICカードは、請
求項1から請求項3のいずれかにおいて、整流回路部の
出力にコンデンサを設けたことにより、外部からの電波
が弱くなったときに、データ書き込み途中の状態からデ
ータ書き込みが完了するまでの間、各部への電源電圧の
低下を防止してデータ書き込みを完了させることができ
る。このことから、受信した電波の電界強度の変動によ
ってデータの書き込みが不完全になることを防止するこ
とができると共に、データの書き込みが確実に行われる
ようにすることができることから、データ書き込みの信
頼性を更に向上させることができる。
求項1から請求項3のいずれかにおいて、整流回路部の
出力にコンデンサを設けたことにより、外部からの電波
が弱くなったときに、データ書き込み途中の状態からデ
ータ書き込みが完了するまでの間、各部への電源電圧の
低下を防止してデータ書き込みを完了させることができ
る。このことから、受信した電波の電界強度の変動によ
ってデータの書き込みが不完全になることを防止するこ
とができると共に、データの書き込みが確実に行われる
ようにすることができることから、データ書き込みの信
頼性を更に向上させることができる。
【0062】請求項5に係る非接触型ICカードは、受
信した電波の電界強度の変動によって生じる、レギュレ
ーション回路部から出力される電源電流の変動を監視
し、該電源電流が所定の基準電流未満になるとメモリ部
へのデータ書き込みを禁止すると共に、ホストシステム
装置へデータの書き込みが不可能であることを示す信号
を出力するようにした。このことから、整流回路部から
出力された電圧を一定にするレギュレーション回路部を
備えた場合においても、受信した電波の電界強度の変動
によってデータの書き込みが不完全になることを防止す
ることができることから、データ書き込みの信頼性を向
上させることができる。
信した電波の電界強度の変動によって生じる、レギュレ
ーション回路部から出力される電源電流の変動を監視
し、該電源電流が所定の基準電流未満になるとメモリ部
へのデータ書き込みを禁止すると共に、ホストシステム
装置へデータの書き込みが不可能であることを示す信号
を出力するようにした。このことから、整流回路部から
出力された電圧を一定にするレギュレーション回路部を
備えた場合においても、受信した電波の電界強度の変動
によってデータの書き込みが不完全になることを防止す
ることができることから、データ書き込みの信頼性を向
上させることができる。
【0063】請求項6に係る非接触型ICカードは、請
求項5において、具体的には、電源電流が基準電流未満
であるときにセットするエラーフラグを備え、該フラグ
がセットされているときは、メモリ部へのデータ書き込
みを禁止すると共に、ホストシステム装置へデータの書
き込みが不可能であることを示す信号を出力するように
した。このことから、整流回路部から出力された電圧を
一定にするレギュレーション回路部を備えた場合におい
ても、受信した電波の電界強度の変動によってデータの
書き込みが不完全になることを防止することができるこ
とから、データ書き込みの信頼性を向上させることがで
きる。
求項5において、具体的には、電源電流が基準電流未満
であるときにセットするエラーフラグを備え、該フラグ
がセットされているときは、メモリ部へのデータ書き込
みを禁止すると共に、ホストシステム装置へデータの書
き込みが不可能であることを示す信号を出力するように
した。このことから、整流回路部から出力された電圧を
一定にするレギュレーション回路部を備えた場合におい
ても、受信した電波の電界強度の変動によってデータの
書き込みが不完全になることを防止することができるこ
とから、データ書き込みの信頼性を向上させることがで
きる。
【0064】請求項7に係る非接触型ICカードは、請
求項6において、具体的には、エラーフラグは、データ
書き込み前に電源電流が基準電流未満となったときにセ
ットする第1エラーフラグと、データ書き込み中に電源
電流が基準電流未満となったときにセットする第2エラ
ーフラグとからなり、第1エラーフラグがセットされる
とデータの書き込みが不可能であることを示す信号をホ
ストシステム装置に出力し、第2エラーフラグがセット
されるとデータの書き込みが不完全であることを示す信
号をホストシステム装置に出力するようにした。このこ
とから、整流回路部から出力された電圧を一定にするレ
ギュレーション回路部を備えた場合においても、書き込
み処理前のエラーか、書き込み処理中のエラーかを判別
することができ、ホストシステム装置は、メモリ部のデ
ータが元の状態のままであるか否かの判断を行うことが
できる。
求項6において、具体的には、エラーフラグは、データ
書き込み前に電源電流が基準電流未満となったときにセ
ットする第1エラーフラグと、データ書き込み中に電源
電流が基準電流未満となったときにセットする第2エラ
ーフラグとからなり、第1エラーフラグがセットされる
とデータの書き込みが不可能であることを示す信号をホ
ストシステム装置に出力し、第2エラーフラグがセット
されるとデータの書き込みが不完全であることを示す信
号をホストシステム装置に出力するようにした。このこ
とから、整流回路部から出力された電圧を一定にするレ
ギュレーション回路部を備えた場合においても、書き込
み処理前のエラーか、書き込み処理中のエラーかを判別
することができ、ホストシステム装置は、メモリ部のデ
ータが元の状態のままであるか否かの判断を行うことが
できる。
【0065】請求項8に係る非接触型ICカードは、請
求項5から請求項7のいずれかにおいて、レギュレーシ
ョン回路部の出力にコンデンサを設けたことにより、外
部からの電波が弱くなったときに、データ書き込み途中
の状態からデータ書き込みが完了するまでの間、各部へ
の電源電圧の低下を防止してデータ書き込みを完了させ
ることができる。このことから、整流回路部から出力さ
れた電圧を一定にするレギュレーション回路部を備えた
場合においても、受信した電波の電界強度の変動によっ
てデータの書き込みが不完全になることを防止すること
ができると共に、データの書き込みが確実に行われるよ
うにすることができることから、データ書き込みの信頼
性を更に向上させることができる。
求項5から請求項7のいずれかにおいて、レギュレーシ
ョン回路部の出力にコンデンサを設けたことにより、外
部からの電波が弱くなったときに、データ書き込み途中
の状態からデータ書き込みが完了するまでの間、各部へ
の電源電圧の低下を防止してデータ書き込みを完了させ
ることができる。このことから、整流回路部から出力さ
れた電圧を一定にするレギュレーション回路部を備えた
場合においても、受信した電波の電界強度の変動によっ
てデータの書き込みが不完全になることを防止すること
ができると共に、データの書き込みが確実に行われるよ
うにすることができることから、データ書き込みの信頼
性を更に向上させることができる。
【図1】 本発明の実施の形態1における非接触型IC
カードの例を示した概略のブロック図である。
カードの例を示した概略のブロック図である。
【図2】 図1の整流回路部9から出力される電源電圧
及び電源電流の関係をグラフで示した図である。
及び電源電流の関係をグラフで示した図である。
【図3】 図1で示したICカード1におけるデータ書
き込み時の動作例を示したフローチャートである。
き込み時の動作例を示したフローチャートである。
【図4】 本発明の実施の形態2における非接触型IC
カードの例を示した概略のブロック図である。
カードの例を示した概略のブロック図である。
【図5】 図4のレギュレーション回路部21から出力
される電源電圧と電源電流との関係をグラフで示した図
である。
される電源電圧と電源電流との関係をグラフで示した図
である。
【図6】 本発明の実施の形態3における非接触型IC
カードの例を示した概略のブロック図である。
カードの例を示した概略のブロック図である。
【図7】 図6で示したICカード35におけるデータ
書き込み時の動作例を示したフローチャートである。
書き込み時の動作例を示したフローチャートである。
【図8】 従来の非接触型ICカードの例を示した概略
のブロック図である。
のブロック図である。
1,25,35 ICカード、 2 ホストシステム装
置、 3 送受信アンテナ部、 4 変調回路部、 5
復調回路部、 6 UART、 7 メモリ部、
8,32 制御回路部、 9 整流回路部、 10 基
準電圧発生回路部、 11,23 比較回路部、 12
レジスタ、 15 ホストコンピュータ、 16 リ
ーダライタ、 21 レギュレーション回路部、 22
基準電流発生回路部、 31 コンデンサ
置、 3 送受信アンテナ部、 4 変調回路部、 5
復調回路部、 6 UART、 7 メモリ部、
8,32 制御回路部、 9 整流回路部、 10 基
準電圧発生回路部、 11,23 比較回路部、 12
レジスタ、 15 ホストコンピュータ、 16 リ
ーダライタ、 21 レギュレーション回路部、 22
基準電流発生回路部、 31 コンデンサ
Claims (8)
- 【請求項1】 電波等の非接触媒体を使用して、情報処
理機器等からなるホストシステム装置とのデータの授受
を行う非接触型ICカードにおいて、 ホストシステム装置とのインタフェースを行うインタフ
ェース部と、 データの格納を行うメモリ部と、 上記インタフェース部を介して入力されるホストシステ
ム装置からのコマンドに従って、メモリ部の動作制御を
行う制御回路部と、 上記インタフェース部で受信された電波を整流して各部
に電源として供給する整流回路部と、 所定の基準電圧を生成して出力する基準電圧発生回路部
と、 上記整流回路部からの電源電圧と、基準電圧発生回路部
からの基準電圧との比較を行い、該比較結果を上記制御
回路部に出力する比較回路部とを備え、 上記制御回路部は、電源電圧が基準電圧未満であるとい
う比較結果が入力されると、上記メモリ部へのデータ書
き込みを禁止すると共に、データの書き込みが不可能で
あることを示す信号を上記インタフェース部を介してホ
ストシステム装置に送信することを特徴とする非接触型
ICカード。 - 【請求項2】 上記制御回路部は、電源電圧が基準電圧
未満であるときにセットするエラーフラグを備え、該フ
ラグがセットされているときは、上記メモリ部へのデー
タ書き込みを禁止すると共に、データの書き込みが不可
能であることを示す信号を上記インタフェース部を介し
てホストシステム装置に送信することを特徴とする請求
項1に記載の非接触型ICカード。 - 【請求項3】 上記エラーフラグは、データ書き込み前
に電源電圧が基準電圧未満となったときにセットする第
1エラーフラグと、データ書き込み中に電源電圧が基準
電圧未満となったときにセットする第2エラーフラグと
からなり、上記制御回路部は、第1エラーフラグがセッ
トされているときは、上記メモリ部へのデータ書き込み
を禁止すると共に、データの書き込みが不可能であるこ
とを示す信号を上記インタフェース部を介してホストシ
ステム装置に送信し、上記第2エラーフラグがセットさ
れているときは、上記メモリ部へのデータ書き込みを禁
止すると共に、データの書き込みが不完全であることを
示す信号を上記インタフェース部を介してホストシステ
ム装置に送信することを特徴とする請求項2に記載の非
接触型ICカード。 - 【請求項4】 上記整流回路部の出力にコンデンサを更
に設け、上記制御回路部は、データ書き込み中に電源電
圧が基準電圧未満となったときは、上記メモリ部へのデ
ータ書き込みの禁止を行わないようにすることを特徴と
する請求項1から請求項3のいずれかに記載に非接触型
ICカード。 - 【請求項5】 電波等の非接触媒体を使用して、情報処
理機器等からなるホストシステム装置とのデータの授受
を行う非接触型ICカードにおいて、 ホストシステム装置とのインタフェースを行うインタフ
ェース部と、 データの格納を行うメモリ部と、 上記インタフェース部を介して入力されるホストシステ
ム装置からのコマンドに従って、メモリ部の動作制御を
行う制御回路部と、 上記インタフェース部で受信された電波を整流して出力
する整流回路部と、 該整流回路部から出力された電圧を一定にして各部に電
源として供給するレギュレーション回路部と、 所定の基準電流を生成して出力する基準電流発生回路部
と、 上記レギュレーション回路部から出力される電源電流
と、基準電流発生回路部からの基準電流との比較を行
い、該比較結果を上記制御回路部に出力する比較回路部
とを備え、 上記制御回路部は、電源電流が基準電流未満であるとい
う比較結果が入力されると、上記メモリ部へのデータ書
き込みを禁止すると共に、データの書き込みが不可能で
あることを示す信号を上記インタフェース部を介してホ
ストシステム装置に送信することを特徴とする非接触型
ICカード。 - 【請求項6】 上記制御回路部は、電源電流が基準電流
未満であるときにセットするエラーフラグを備え、該フ
ラグがセットされているときは、上記メモリ部へのデー
タ書き込みを禁止すると共に、データの書き込みが不可
能であることを示す信号をインタフェース部を介してホ
ストシステム装置に送信することを特徴とする請求項5
に記載の非接触型ICカード。 - 【請求項7】 上記エラーフラグは、データ書き込み前
に電源電流が基準電流未満となったときにセットする第
1エラーフラグと、データ書き込み中に電源電流が基準
電流未満となったときにセットする第2エラーフラグと
からなり、上記制御回路部は、第1エラーフラグがセッ
トされているときは、上記メモリ部へのデータ書き込み
を禁止すると共に、データの書き込みが不可能であるこ
とを示す信号を上記インタフェース部を介してホストシ
ステム装置に送信し、上記第2エラーフラグがセットさ
れているときは、上記メモリ部へのデータ書き込みを禁
止すると共に、データの書き込みが不完全であることを
示す信号を上記インタフェース部を介してホストシステ
ム装置に送信することを特徴とする請求項6に記載の非
接触型ICカード。 - 【請求項8】 上記レギュレーション回路部の出力にコ
ンデンサを更に設け、上記制御回路部は、データ書き込
み中に電源電流が基準電流未満となったときは、上記メ
モリ部へのデータ書き込みの禁止を行わないようにする
ことを特徴とする請求項5から請求項7のいずれかに記
載に非接触型ICカード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9217386A JPH1166248A (ja) | 1997-08-12 | 1997-08-12 | 非接触型icカード |
| US09/030,079 US6070804A (en) | 1997-08-12 | 1998-02-25 | Non-contact IC card with monitor for source power |
| TW087103162A TW364104B (en) | 1997-08-12 | 1998-03-04 | Non-contact type IC card having power monitor |
| KR1019980014744A KR100299341B1 (ko) | 1997-08-12 | 1998-04-24 | 비접촉형집적회로카드 |
| CN98107910A CN1107921C (zh) | 1997-08-12 | 1998-04-25 | 带有电源监视器的非接触型ic卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9217386A JPH1166248A (ja) | 1997-08-12 | 1997-08-12 | 非接触型icカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1166248A true JPH1166248A (ja) | 1999-03-09 |
Family
ID=16703372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9217386A Pending JPH1166248A (ja) | 1997-08-12 | 1997-08-12 | 非接触型icカード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6070804A (ja) |
| JP (1) | JPH1166248A (ja) |
| KR (1) | KR100299341B1 (ja) |
| CN (1) | CN1107921C (ja) |
| TW (1) | TW364104B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6848620B2 (en) | 2001-04-19 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| JP2005293597A (ja) * | 2005-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路とこれを搭載した非接触型情報媒体 |
| JP2006040185A (ja) * | 2004-07-29 | 2006-02-09 | Nec Electronics Corp | Icタグ用半導体装置、icタグ及びicタグの制御方法 |
| JP2006059023A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | 携帯可能電子装置 |
| JP2009181433A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 非接触icカード |
| US7583180B2 (en) | 2004-07-12 | 2009-09-01 | Nec Electronics Corporation | Semiconductor device for passive RFID, IC tag, and control method thereof |
| US7806332B2 (en) | 2005-02-09 | 2010-10-05 | Nec Electronics Corporation | Passive type RFID semiconductor device, IC tag, and control method |
| US8123137B2 (en) | 2008-09-29 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014063340A (ja) * | 2012-09-21 | 2014-04-10 | Toshiba Corp | Icカード、携帯可能電子装置、及び情報処理方法 |
| JP2021119738A (ja) * | 2016-09-29 | 2021-08-12 | ラピスセミコンダクタ株式会社 | 無線受電装置、及び無線給電システム |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2792135B1 (fr) * | 1999-04-07 | 2001-11-02 | St Microelectronics Sa | Fonctionnement en complage tres proche d'un systeme a transpondeur electromagnetique |
| FR2792132B1 (fr) | 1999-04-07 | 2001-11-02 | St Microelectronics Sa | Borne de lecture d'un transpondeur electromagnetique fonctionnant en couplage tres proche |
| US6650226B1 (en) | 1999-04-07 | 2003-11-18 | Stmicroelectronics S.A. | Detection, by an electromagnetic transponder reader, of the distance separating it from a transponder |
| FR2792136B1 (fr) | 1999-04-07 | 2001-11-16 | St Microelectronics Sa | Transmission en duplex dans un systeme de transpondeurs electromagnetiques |
| JP3613546B2 (ja) * | 1999-04-09 | 2005-01-26 | ローム株式会社 | データ処理システム、データ処理装置およびデータ処理方法 |
| US6637664B1 (en) * | 1999-06-29 | 2003-10-28 | Hitachi, Ltd. | Composite IC card |
| US6955300B1 (en) | 1999-06-29 | 2005-10-18 | Renesas Technology Corp. | Dual interface IC card |
| FR2795891B1 (fr) * | 1999-07-01 | 2007-04-20 | France Telecom | Composant micro-electronique integrant des moyens de traitement numerique asynchrone et une interface de couplage electromagnetique sans contact |
| US7049935B1 (en) | 1999-07-20 | 2006-05-23 | Stmicroelectronics S.A. | Sizing of an electromagnetic transponder system for a dedicated distant coupling operation |
| FR2796781A1 (fr) | 1999-07-20 | 2001-01-26 | St Microelectronics Sa | Dimensionnement d'un systeme a transpondeur electromagnetique pour un fonctionnement en hyperproximite |
| JP4053704B2 (ja) * | 2000-01-05 | 2008-02-27 | 株式会社東芝 | 無線インタフェース機能内蔵icカード、アンテナモジュール、情報処理装置 |
| FR2804557B1 (fr) * | 2000-01-31 | 2003-06-27 | St Microelectronics Sa | Adaptation de la puissance d'emission d'un lecteur de transpondeur electromagnetique |
| JP2001266094A (ja) | 2000-03-15 | 2001-09-28 | Toshiba Corp | 非接触通信装置及び非接触通信装置の制御方法 |
| JP2003532242A (ja) * | 2000-05-03 | 2003-10-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 処理を中断するリセット手段を有するデータキャリア |
| FR2808945B1 (fr) | 2000-05-12 | 2002-08-16 | St Microelectronics Sa | Evaluation du nombre de transpondeurs electromagnetiques dans le champ d'un lecteur |
| FR2808946A1 (fr) | 2000-05-12 | 2001-11-16 | St Microelectronics Sa | Validation de la presence d'un transpondeur electromagnetique dans le champ d'un lecteur |
| FR2808941B1 (fr) | 2000-05-12 | 2002-08-16 | St Microelectronics Sa | Validation de la presence d'un transpondeur electromagnetique dans le champ d'un lecteur a demodulation d'amplitude |
| FR2808942B1 (fr) * | 2000-05-12 | 2002-08-16 | St Microelectronics Sa | Validation de la presence d'un transpondeur electromagnetique dans le champ d'un lecteur a demodulation de phase |
| FR2809235A1 (fr) * | 2000-05-17 | 2001-11-23 | St Microelectronics Sa | Antenne de generation d'un champ electromagnetique pour transpondeur |
| FR2809251B1 (fr) * | 2000-05-17 | 2003-08-15 | St Microelectronics Sa | Dispositif de production d'un champ electromagnetique pour transpondeur |
| FR2812986B1 (fr) * | 2000-08-09 | 2002-10-31 | St Microelectronics Sa | Detection d'une signature electrique d'un transpondeur electromagnetique |
| US20030169169A1 (en) * | 2000-08-17 | 2003-09-11 | Luc Wuidart | Antenna generating an electromagnetic field for transponder |
| KR100784379B1 (ko) * | 2001-04-06 | 2007-12-11 | 삼성전자주식회사 | 디-캡슐레이션 방지 기능을 갖는 반도체 집적 회로 |
| EP1313057B1 (en) * | 2001-11-20 | 2005-10-26 | Matsushita Electric Industrial Co., Ltd. | Contactless IC card, responding method, and program therefor |
| US20040006718A1 (en) * | 2002-07-08 | 2004-01-08 | Gunter Plappert | Data preservation |
| US20040006717A1 (en) * | 2002-07-08 | 2004-01-08 | Gunter Plappert | Data preservation |
| WO2004013806A1 (en) * | 2002-07-30 | 2004-02-12 | Koninklijke Philips Electronics N.V. | Transponder with a controllable power-on-reset circuit |
| US20040030850A1 (en) * | 2002-08-07 | 2004-02-12 | Gunter Plappert | Data preservation |
| JP4202742B2 (ja) * | 2002-12-25 | 2008-12-24 | 株式会社東芝 | 非接触式icカード |
| EP1618827B1 (en) * | 2003-04-25 | 2014-05-14 | Olympus Corporation | Radio-type in-subject information acquisition system and device for introduction into subject |
| US7214182B2 (en) * | 2003-04-25 | 2007-05-08 | Olympus Corporation | Wireless in-vivo information acquiring system, body-insertable device, and external device |
| JP3871667B2 (ja) * | 2003-08-18 | 2007-01-24 | 松下電器産業株式会社 | 非接触icカード |
| US7699232B2 (en) | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7663473B2 (en) * | 2004-02-12 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes |
| US20050240783A1 (en) * | 2004-04-21 | 2005-10-27 | Riospring, Inc. | Monitoring a voltage level of a power supply for a disk drive |
| US8511558B2 (en) * | 2005-04-12 | 2013-08-20 | Sandisk Il Ltd. | Smartcard power management |
| RU2008110177A (ru) * | 2005-08-18 | 2009-09-27 | АйВиАй СМАРТ ТЕКНОЛОДЖИЗ, ИНК. (US) | Система и способ биометрической аутентификации |
| KR100812994B1 (ko) * | 2005-12-09 | 2008-03-13 | 한국전자통신연구원 | 웨이크업 기능을 가지는 전지 지원형 rfid 태그 장치및 그 방법 |
| KR100853189B1 (ko) * | 2006-12-08 | 2008-08-20 | 한국전자통신연구원 | 태그 수명 연장을 위한 저전력 무선 인식 태그 및 그 방법 |
| KR100853188B1 (ko) * | 2006-12-08 | 2008-08-20 | 한국전자통신연구원 | Rfid 시스템에서의 전원 차단 장치 및 방법 |
| EP1965339A1 (fr) * | 2007-02-27 | 2008-09-03 | EM Microelectronic-Marin SA | Contrôleur d'énergie reçue par une antenne pour éviter la corruption des données lors d'une opération écriture dans une mémoire non-volatile d'un transpondeur |
| US8428528B2 (en) * | 2007-10-24 | 2013-04-23 | Biotronik Crm Patent Ag | Radio communications system designed for a low-power receiver |
| US8086200B2 (en) * | 2007-10-24 | 2011-12-27 | Biotronik Crm Patent Ag | Radio communications system designed for a low-power receiver |
| CN102299567B (zh) * | 2010-06-24 | 2013-11-06 | 海尔集团公司 | 电子装置及其无线供电系统、无线供电方法 |
| CN102299566B (zh) * | 2010-06-24 | 2015-12-09 | 海尔集团公司 | 无线电力接收装置与无线电力传送系统 |
| CN102510135A (zh) * | 2010-06-24 | 2012-06-20 | 海尔集团公司 | 无线电力接收器、发送器、电子装置及其无线供电方法 |
| EP2518587B1 (en) * | 2011-04-05 | 2015-06-10 | Nxp B.V. | Management of secure element deadlock |
| JP5898657B2 (ja) * | 2013-09-02 | 2016-04-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| EP3032465A1 (fr) * | 2014-12-12 | 2016-06-15 | Gemalto Sa | Procédé de communication radiofréquence avec discrimination de lecteur radiofréquence |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3859638A (en) * | 1973-05-31 | 1975-01-07 | Intersil Inc | Non-volatile memory unit with automatic standby power supply |
| JPS56122132U (ja) * | 1980-02-18 | 1981-09-17 | ||
| US4463270A (en) * | 1980-07-24 | 1984-07-31 | Fairchild Camera & Instrument Corp. | MOS Comparator circuit |
| JPS57191899A (en) * | 1981-05-20 | 1982-11-25 | Nippon Denso Co Ltd | Integrated circuit for storage |
| US4422163A (en) * | 1981-09-03 | 1983-12-20 | Vend-A-Copy, Inc. | Power down circuit for data protection in a microprocessor-based system |
| US4777626A (en) * | 1984-12-22 | 1988-10-11 | Tokyo Electric Co., Ltd. | Memory device having backup power supply |
| JPS61178548A (ja) * | 1985-02-04 | 1986-08-11 | Hitachi Ltd | 多連気化器の加速燃料供給装置 |
| JPS62154082A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | 携帯可能電子装置 |
| JPS63184184A (ja) * | 1987-01-26 | 1988-07-29 | Tokyo Keiki Co Ltd | メモリパツケ−ジシステム |
| JPH01123269U (ja) * | 1988-02-16 | 1989-08-22 | ||
| JPH0430282A (ja) * | 1990-05-25 | 1992-02-03 | Citizen Watch Co Ltd | Icメモリカード用非接触型磁気結合送信機 |
| JP2812537B2 (ja) * | 1990-06-06 | 1998-10-22 | 日本放送協会 | Icカードシステム |
| JPH05101229A (ja) * | 1991-06-27 | 1993-04-23 | Mitsubishi Electric Corp | 非接触カードシステム |
| JPH05143788A (ja) * | 1991-11-15 | 1993-06-11 | Seiko Epson Corp | メモリーカード |
| JP2690229B2 (ja) * | 1991-11-26 | 1997-12-10 | 三菱電機株式会社 | 非接触icカード |
| JPH07271939A (ja) * | 1994-03-30 | 1995-10-20 | Mitsubishi Denki Semiconductor Software Kk | 非接触icカード,カードリーダライタ及びカード装置 |
| JPH0962816A (ja) * | 1994-10-06 | 1997-03-07 | Mitsubishi Electric Corp | 非接触icカードおよびこれを含む非接触icカードシステム |
| JPH08191259A (ja) * | 1995-01-11 | 1996-07-23 | Sony Chem Corp | 非接触式icカードシステム用送受信装置 |
| JPH08272924A (ja) * | 1995-03-29 | 1996-10-18 | Mitsubishi Electric Corp | Icカード |
| KR0183491B1 (ko) * | 1995-09-06 | 1999-04-15 | 가네꼬 히사시 | 무선 카드 시스템 |
-
1997
- 1997-08-12 JP JP9217386A patent/JPH1166248A/ja active Pending
-
1998
- 1998-02-25 US US09/030,079 patent/US6070804A/en not_active Expired - Fee Related
- 1998-03-04 TW TW087103162A patent/TW364104B/zh active
- 1998-04-24 KR KR1019980014744A patent/KR100299341B1/ko not_active Expired - Fee Related
- 1998-04-25 CN CN98107910A patent/CN1107921C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6848620B2 (en) | 2001-04-19 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| US7583180B2 (en) | 2004-07-12 | 2009-09-01 | Nec Electronics Corporation | Semiconductor device for passive RFID, IC tag, and control method thereof |
| JP2006040185A (ja) * | 2004-07-29 | 2006-02-09 | Nec Electronics Corp | Icタグ用半導体装置、icタグ及びicタグの制御方法 |
| JP2006059023A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | 携帯可能電子装置 |
| US7806332B2 (en) | 2005-02-09 | 2010-10-05 | Nec Electronics Corporation | Passive type RFID semiconductor device, IC tag, and control method |
| JP2005293597A (ja) * | 2005-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路とこれを搭載した非接触型情報媒体 |
| JP2009181433A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 非接触icカード |
| US8123137B2 (en) | 2008-09-29 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014063340A (ja) * | 2012-09-21 | 2014-04-10 | Toshiba Corp | Icカード、携帯可能電子装置、及び情報処理方法 |
| JP2021119738A (ja) * | 2016-09-29 | 2021-08-12 | ラピスセミコンダクタ株式会社 | 無線受電装置、及び無線給電システム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1208205A (zh) | 1999-02-17 |
| KR100299341B1 (ko) | 2001-09-06 |
| CN1107921C (zh) | 2003-05-07 |
| US6070804A (en) | 2000-06-06 |
| KR19990023122A (ko) | 1999-03-25 |
| TW364104B (en) | 1999-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1166248A (ja) | 非接触型icカード | |
| EP0762321B1 (en) | Non contact IC card system | |
| JP3904859B2 (ja) | パワーオンリセット回路およびこれを備えたicカード | |
| US8756384B2 (en) | Information processing device and information processing method for data recovery after failure | |
| US8038070B2 (en) | Noncontact data carrier | |
| GB2292866A (en) | Power supply for non-contact IC card | |
| KR20030057369A (ko) | 송신 장치 및 이를 이용한 통신 시스템 | |
| JPH10312443A (ja) | Icカード | |
| JP3776042B2 (ja) | Icカード | |
| JPH10307896A (ja) | Icカード | |
| JP3929761B2 (ja) | 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード | |
| US6011958A (en) | No-battery information storage medium capable of efficiently transmitting data | |
| JPH10289296A (ja) | 非接触icカード | |
| JP2005535211A (ja) | 制御可能パワーオンリセット回路付き中継器 | |
| JP3568772B2 (ja) | 非接触データ送受信装置 | |
| JP2001067446A (ja) | 非接触型icカード | |
| CN111753563A (zh) | 无源型rfid标签以及rfid系统 | |
| JP3838901B2 (ja) | 接触・非接触複合icカード | |
| JPH10154216A (ja) | 非接触icカード | |
| JPH09148971A (ja) | 移動体識別装置 | |
| JP2003242468A (ja) | Icカードシステム、非接触icカード及びデータ通信処理方法 | |
| JPH07271941A (ja) | 半導体記憶媒体、半導体記憶媒体への非接触電源供給方法および供給装置 | |
| JPH0935028A (ja) | 補助電源付き非接触情報記録媒体 | |
| JP2000207506A (ja) | 非接触型icカ―ドシステム | |
| JPH0944622A (ja) | 発電機能付き非接触情報記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |