JPH1167959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1167959A JPH1167959A JP9223655A JP22365597A JPH1167959A JP H1167959 A JPH1167959 A JP H1167959A JP 9223655 A JP9223655 A JP 9223655A JP 22365597 A JP22365597 A JP 22365597A JP H1167959 A JPH1167959 A JP H1167959A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal plate
- semiconductor device
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 基板裏面からの水分の吸湿を防止し、実装時
の半田リフロー加熱による基板剥離、クラックを防止す
る。 【解決手段】 プリント基板２の外部端子取付け面にお
いて、金属板８が基板２の半導体素子搭載部に対応して
取り付けられている。金属板８は、外部端子９が取付け
られた基板２の裏面を覆うため、基板裏面からの水分の
吸湿が阻止されることとなる。
の半田リフロー加熱による基板剥離、クラックを防止す
る。 【解決手段】 プリント基板２の外部端子取付け面にお
いて、金属板８が基板２の半導体素子搭載部に対応して
取り付けられている。金属板８は、外部端子９が取付け
られた基板２の裏面を覆うため、基板裏面からの水分の
吸湿が阻止されることとなる。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型で外部
端子となる半田ボールを格子状に配列するＢＧＡ（ＢＡ
ＬＬ ＧＲＩＤ ＡＲＲＡＹ）タイプの半導体装置に関
し、特に樹脂材料からなる基板の外部端子取り付け面に
於ける構造に関するものである。
端子となる半田ボールを格子状に配列するＢＧＡ（ＢＡ
ＬＬ ＧＲＩＤ ＡＲＲＡＹ）タイプの半導体装置に関
し、特に樹脂材料からなる基板の外部端子取り付け面に
於ける構造に関するものである。
【０００２】
【従来の技術】図５は、従来のプラスティックＢＧＡ型
半導体装置を示す断面図である。プリント基板２の表面
に半導体素子１がマウント材３により搭載され、ボンデ
ィングワイヤー４にてプリント基板２上の導電配線６と
電気接続された後、封止樹脂５にて封止される。プリン
ト基板２の裏面には半田ボールからなる外部端子９が取
付けられている。また、プリント基板２にはスルーホー
ルが設けてあり、特に放熱効果を持つサーマルピア７が
プリント基板２の半導体素子搭載部に設けられており、
半導体素子１の発熱、または接地電位を基板の裏面側の
外部端子９に伝える役目をしている。前記スルーホール
はφ０．３ｍｍの貫通孔であり、壁面には銅メッキが施
されているが、場合によっては絶縁、導電性樹脂または
金属を充填することもある。
半導体装置を示す断面図である。プリント基板２の表面
に半導体素子１がマウント材３により搭載され、ボンデ
ィングワイヤー４にてプリント基板２上の導電配線６と
電気接続された後、封止樹脂５にて封止される。プリン
ト基板２の裏面には半田ボールからなる外部端子９が取
付けられている。また、プリント基板２にはスルーホー
ルが設けてあり、特に放熱効果を持つサーマルピア７が
プリント基板２の半導体素子搭載部に設けられており、
半導体素子１の発熱、または接地電位を基板の裏面側の
外部端子９に伝える役目をしている。前記スルーホール
はφ０．３ｍｍの貫通孔であり、壁面には銅メッキが施
されているが、場合によっては絶縁、導電性樹脂または
金属を充填することもある。
【０００３】
【発明が解決しようとする課題】しかしながら、図５に
示す半導体装置は、実装時のＩＲリフローでクラックを
起こす不具合（ポップコーンクラック）があった。これ
は、半導体装置の構成材料が有機材料であるため、吸湿
した水分がリフロー時の加熱により急激に気化膨張し、
プリント基板２と半導体素子１との間で剥離を引き起こ
し、クラックに至るためである。
示す半導体装置は、実装時のＩＲリフローでクラックを
起こす不具合（ポップコーンクラック）があった。これ
は、半導体装置の構成材料が有機材料であるため、吸湿
した水分がリフロー時の加熱により急激に気化膨張し、
プリント基板２と半導体素子１との間で剥離を引き起こ
し、クラックに至るためである。
【０００４】図５に示す従来の半導体装置の吸湿経路
は、プリント基板２の裏面からの水分浸透が支配的と考
えられており、特にスルーホールは水分の浸透が最も多
いと考えられている。このスルーホールには、樹脂、ま
たは金属を充填するものもあるが、ポップコーンを十分
に回避するほど水分浸透を防ぐには至っておらず、信頼
性、コスト、作業性の面も含めて、根本的な解決策が開
発されていない。
は、プリント基板２の裏面からの水分浸透が支配的と考
えられており、特にスルーホールは水分の浸透が最も多
いと考えられている。このスルーホールには、樹脂、ま
たは金属を充填するものもあるが、ポップコーンを十分
に回避するほど水分浸透を防ぐには至っておらず、信頼
性、コスト、作業性の面も含めて、根本的な解決策が開
発されていない。
【０００５】また、スルーホールの中でも、特に半導体
素子搭載部に当たる箇所に設けたものを放熱効果の役目
からサーマルピアと呼ぶ。プリント基板２は熱伝導性が
悪く、半導体素子１の発熱を基板裏面の外部端子９に伝
えるためには、このスルーホール内の銅配線を経由して
熱伝導させる。
素子搭載部に当たる箇所に設けたものを放熱効果の役目
からサーマルピアと呼ぶ。プリント基板２は熱伝導性が
悪く、半導体素子１の発熱を基板裏面の外部端子９に伝
えるためには、このスルーホール内の銅配線を経由して
熱伝導させる。
【０００６】しかし、プリント基板２が厚くなると、放
熱性は悪くなり、その効果も低下してくる。放熱性に関
しては、プリント基板２の板厚の薄い方が好ましいが、
半導体装置の強度確保、反り防止、加えて水分の吸湿低
減の観点からは、プリント基板２の板厚は厚い方が好ま
しい。したがって、この相反する効果を回避するために
は、プリント基板２の裏面からの吸湿が低く、かつ放熱
性の高い半導体装置が必要となる。
熱性は悪くなり、その効果も低下してくる。放熱性に関
しては、プリント基板２の板厚の薄い方が好ましいが、
半導体装置の強度確保、反り防止、加えて水分の吸湿低
減の観点からは、プリント基板２の板厚は厚い方が好ま
しい。したがって、この相反する効果を回避するために
は、プリント基板２の裏面からの吸湿が低く、かつ放熱
性の高い半導体装置が必要となる。
【０００７】本発明の目的は、基板裏面からの水分の吸
湿を防止し、かつ、実装時の半田リフロー加熱による基
板剥離、クラックを防止した半導体装置を提供すること
にある。
湿を防止し、かつ、実装時の半田リフロー加熱による基
板剥離、クラックを防止した半導体装置を提供すること
にある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、半導体素子を基板に搭
載し、該素子を基板の導体配線と電気的に接続し、かつ
基板の外部端子に電気的に接続した半導体装置におい
て、前記基板の外部端子取付け面を金属板にて被覆した
ものである。
め、本発明に係る半導体装置は、半導体素子を基板に搭
載し、該素子を基板の導体配線と電気的に接続し、かつ
基板の外部端子に電気的に接続した半導体装置におい
て、前記基板の外部端子取付け面を金属板にて被覆した
ものである。
【０００９】また、前記金属板は、少なくとも半導体素
子搭載部に対応する範囲、或いは外部端子の取付位置よ
り内周側に配置されたものである。
子搭載部に対応する範囲、或いは外部端子の取付位置よ
り内周側に配置されたものである。
【００１０】また、前記金属板は、前記基板に設けたス
ルーホールの少なくとも一部を覆うように取り付けられ
たものである。
ルーホールの少なくとも一部を覆うように取り付けられ
たものである。
【００１１】また、前記金属板は、前記基板に設けた開
口の底部を覆うように取り付けられ、半導体素子を搭載
するキャビティを前記基板に形成したものである。
口の底部を覆うように取り付けられ、半導体素子を搭載
するキャビティを前記基板に形成したものである。
【００１２】また、前記金属板の高さは、前記外部端子
の高さより０．３ｍｍ以下に設定したものである。
の高さより０．３ｍｍ以下に設定したものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】（実施形態１）図１は、本発明の実施形態
１に係る半導体装置を示す断面図である。なお、図１に
おいて、図４の従来例と同一の構成要素には同一の符号
を付してある。
１に係る半導体装置を示す断面図である。なお、図１に
おいて、図４の従来例と同一の構成要素には同一の符号
を付してある。
【００１５】図１において、本発明の実施形態１に係る
半導体装置は、プリント基板２の一主面に半導体素子１
をマウント材３により搭載し、ボンディングワイヤー４
でプリント基板２上の導電配線６と電気接続した後に封
止樹脂５にて封止してある。また、封止樹脂から露出し
たプリント基板２の裏面には、半田ボールからなる外部
端子９を取り付けている。
半導体装置は、プリント基板２の一主面に半導体素子１
をマウント材３により搭載し、ボンディングワイヤー４
でプリント基板２上の導電配線６と電気接続した後に封
止樹脂５にて封止してある。また、封止樹脂から露出し
たプリント基板２の裏面には、半田ボールからなる外部
端子９を取り付けている。
【００１６】さらに、プリント基板２の半導体素子搭載
部から基板裏面に貫通するサーマルピア７を設けてお
り、半導体素子１からの熱をサーマルピア７を通して基
板裏面側に伝熱して放熱するようになっている。
部から基板裏面に貫通するサーマルピア７を設けてお
り、半導体素子１からの熱をサーマルピア７を通して基
板裏面側に伝熱して放熱するようになっている。
【００１７】また外部端子９は、プリント基板２の裏面
周辺部にのみ格子状に配置されており、外部端子９より
内側のプリント基板２の裏面には、半導体素子搭載部に
対応して金属板８を取付けている。金属板８は、アルミ
ニウム等に黒化処理、または電極酸化等により酸化膜を
施す、或いはニッケル、金等のメッキを施しても良い。
また、金属板８のプリント基板２への取付けは、ソルダ
ーレジスト等の絶縁樹脂、金属フィラー入り導電性樹
脂、または低融点半田を用いて行うが、これらは、金属
板８の外装処理に応じて適宜選択される。
周辺部にのみ格子状に配置されており、外部端子９より
内側のプリント基板２の裏面には、半導体素子搭載部に
対応して金属板８を取付けている。金属板８は、アルミ
ニウム等に黒化処理、または電極酸化等により酸化膜を
施す、或いはニッケル、金等のメッキを施しても良い。
また、金属板８のプリント基板２への取付けは、ソルダ
ーレジスト等の絶縁樹脂、金属フィラー入り導電性樹
脂、または低融点半田を用いて行うが、これらは、金属
板８の外装処理に応じて適宜選択される。
【００１８】本発明の実施形態１では、プリント基板２
の裏面を金属板８により覆ったため、プリント基板２へ
の水分の吸湿を防止することができる。
の裏面を金属板８により覆ったため、プリント基板２へ
の水分の吸湿を防止することができる。
【００１９】さらに、金属板８には、選択的に半田ボー
ル９1を取付けても良く、半田ボール９1を取付けること
によって、金属板８を通した放熱、または接地電位の強
化を行うことができる。
ル９1を取付けても良く、半田ボール９1を取付けること
によって、金属板８を通した放熱、または接地電位の強
化を行うことができる。
【００２０】（実施形態２）図２は、本発明の実施形態
２を示す断面図である。
２を示す断面図である。
【００２１】図２に示す本発明の実施形態２では、金属
板８の板厚を半田ボール９の直径とほぼ等しくなるよう
に厚くしたことを特徴とするものである。金属板８と半
田ボール９との高差は０．３ｍｍ以下が好ましい。それ
は、実装後の半田ボール９のつぶれ高さが低くなるた
め、その低くなる高さ分を予め金属板８を低く見積もっ
ている。その他の構成は、実施形態１と同じである。
板８の板厚を半田ボール９の直径とほぼ等しくなるよう
に厚くしたことを特徴とするものである。金属板８と半
田ボール９との高差は０．３ｍｍ以下が好ましい。それ
は、実装後の半田ボール９のつぶれ高さが低くなるた
め、その低くなる高さ分を予め金属板８を低く見積もっ
ている。その他の構成は、実施形態１と同じである。
【００２２】これは、金属板８を直接半田付けすること
を可能にせしめるためで、実装後は金属板８がスタンド
オフ値になり、実装後の半田ボール９の高さは金属板８
と等しくなるように設定するのが好ましい。
を可能にせしめるためで、実装後は金属板８がスタンド
オフ値になり、実装後の半田ボール９の高さは金属板８
と等しくなるように設定するのが好ましい。
【００２３】（実施形態３）図３は、本発明の実施形態
３を示す断面図である。
３を示す断面図である。
【００２４】図３に示す本発明の実施形態３では、プリ
ント基板２に半導体素子１を搭載する貫通口を設け、基
板裏面の外部端子取付け面に金属板８を取り付け、金属
板８で貫通口を閉塞してプリント基板２の中央部にキャ
ビティ１０を形成し、キャビティ１０内に半導体素子１
を収容するようになっている。また、金属板８は、外部
端子９より内側に位置している。その他の構成は、実施
形態１と同じである。
ント基板２に半導体素子１を搭載する貫通口を設け、基
板裏面の外部端子取付け面に金属板８を取り付け、金属
板８で貫通口を閉塞してプリント基板２の中央部にキャ
ビティ１０を形成し、キャビティ１０内に半導体素子１
を収容するようになっている。また、金属板８は、外部
端子９より内側に位置している。その他の構成は、実施
形態１と同じである。
【００２５】本発明の実施形態３によれば、半導体素子
１は、キャビティ１０内に収容されて直接金属板８に搭
載可能なため、熱伝導の悪いプリント基板２を介さず
に、半導体素子１の熱を金属板８から放熱することによ
り、放熱性を飛躍的に向上させることができる。さら
に、半導体素子１を基板２のキャビティ１０内に収納す
ることができるため、半導体装置本体の高さを基板の厚
さ分だけ縮小することができる。
１は、キャビティ１０内に収容されて直接金属板８に搭
載可能なため、熱伝導の悪いプリント基板２を介さず
に、半導体素子１の熱を金属板８から放熱することによ
り、放熱性を飛躍的に向上させることができる。さら
に、半導体素子１を基板２のキャビティ１０内に収納す
ることができるため、半導体装置本体の高さを基板の厚
さ分だけ縮小することができる。
【００２６】（実施形態４）図４は、本発明の実施形態
４に係る半導体装置を示す断面図である。実施形態４で
は、プリント基板２１の裏面全体に拡大して金属板８を
取り付けている。金属板８には、周辺部に開口１１を設
け、開口１１内に外部端子９を収容して基板裏面に電気
接続している。その他の構成は、実施形態１と同じであ
る。
４に係る半導体装置を示す断面図である。実施形態４で
は、プリント基板２１の裏面全体に拡大して金属板８を
取り付けている。金属板８には、周辺部に開口１１を設
け、開口１１内に外部端子９を収容して基板裏面に電気
接続している。その他の構成は、実施形態１と同じであ
る。
【００２７】本実施形態４によれば、基板裏面の露出部
分を極力ゼロに近付けられるため、基板裏面からの吸湿
を最小限に押さえることができる。金属板８に酸化膜等
の絶縁被膜をしておけば、外部端子９，９間の短絡を防
止することができる。また、基板２と金属板８の取付け
に当たって、金属板８をフレーム状に連結しておくと良
く、基板２と金属板８の両者がフレーム状であれば、金
属板８の基板２への取付けが容易で、取付けの精度、工
数の低減が可能となる。
分を極力ゼロに近付けられるため、基板裏面からの吸湿
を最小限に押さえることができる。金属板８に酸化膜等
の絶縁被膜をしておけば、外部端子９，９間の短絡を防
止することができる。また、基板２と金属板８の取付け
に当たって、金属板８をフレーム状に連結しておくと良
く、基板２と金属板８の両者がフレーム状であれば、金
属板８の基板２への取付けが容易で、取付けの精度、工
数の低減が可能となる。
【００２８】なお、本発明の実施形態は、ＢＧＡ構造の
ものを対象として説明したが、リード付き当てタイプの
バットリード（ＢＵＴＴ ＬＥＡＤ）ＰＧＡタイプにも
同様に適用することができる。
ものを対象として説明したが、リード付き当てタイプの
バットリード（ＢＵＴＴ ＬＥＡＤ）ＰＧＡタイプにも
同様に適用することができる。
【００２９】
【発明の効果】以上説明したように本発明によれば、プ
リント基板の裏面を金属板で被覆することにより、水分
の吸湿を防止して、実装時のリフロークラックを最小限
に押さえることができる。実験の結果、実装前の放置時
間を２倍以上に延長することができた。
リント基板の裏面を金属板で被覆することにより、水分
の吸湿を防止して、実装時のリフロークラックを最小限
に押さえることができる。実験の結果、実装前の放置時
間を２倍以上に延長することができた。
【００３０】さらに、プリント基板の裏面に金属板が設
けられているため、半導体素子の放熱性を２割以上向上
させることができ、しかも直接金属板に半導体素子をマ
ウントし、実装基板に半田付けした場合には、半導体素
子の放熱性を５割以上も向上させることができる。
けられているため、半導体素子の放熱性を２割以上向上
させることができ、しかも直接金属板に半導体素子をマ
ウントし、実装基板に半田付けした場合には、半導体素
子の放熱性を５割以上も向上させることができる。
【図１】本発明の実施形態１を示す断面図である。
【図２】本発明の実施形態２を示す断面図である。
【図３】本発明の実施形態３を示す断面図である。
【図４】本発明の実施形態４を示す断面図である。
【図５】従来例を示す断面図である。
１ 半導体素子 ２ プリント基板 ３ マウント材 ４ ボンディングワイヤ ５ 封止樹脂 ６ 導電配線 ７ サーマルピア ８、金属板 ９ 外部端子 １０ キャビティ １１ 開口
Claims (5)
- 【請求項１】 半導体素子を基板に搭載し、該素子を基
板の導体配線と電気的に接続し、かつ基板の外部端子に
電気的に接続した半導体装置において、 前記基板の外部端子取付け面を金属板にて被覆したもの
であることを特徴とする半導体装置。 - 【請求項２】 前記金属板は、少なくとも半導体素子搭
載部に対応する範囲、或いは外部端子の取付位置より内
周側に配置されたものであることを特徴とする請求項１
に記載の半導体装置。 - 【請求項３】 前記金属板は、前記基板に設けたスルー
ホールの少なくとも一部を覆うように取り付けられたも
のであることを特徴とする請求項２に記載の半導体装
置。 - 【請求項４】 前記金属板は、前記基板に設けた開口の
底部を覆うように取り付けられ、半導体素子を搭載する
キャビティを前記基板に形成したものであることを特徴
とする請求項１叉は２に記載の半導体装置。 - 【請求項５】 前記金属板の高さは、前記外部端子の高
さより０．３ｍｍ以下に設定したものであることを特徴
とする請求項２、３叉は４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9223655A JPH1167959A (ja) | 1997-08-20 | 1997-08-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9223655A JPH1167959A (ja) | 1997-08-20 | 1997-08-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167959A true JPH1167959A (ja) | 1999-03-09 |
Family
ID=16801593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9223655A Pending JPH1167959A (ja) | 1997-08-20 | 1997-08-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167959A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11140280A (ja) * | 1997-11-11 | 1999-05-25 | Ngk Spark Plug Co Ltd | スルーホール充填用ペースト及びそれを用いたプリント配線板 |
| JPH11199759A (ja) * | 1997-11-11 | 1999-07-27 | Ngk Spark Plug Co Ltd | プリント配線板用穴埋め材及びそれを用いたプリント配線板 |
| WO2001015237A1 (en) * | 1999-08-20 | 2001-03-01 | Amkor Technology, Inc. | Chip-sized optical sensor package |
| JP2003309483A (ja) * | 2002-04-16 | 2003-10-31 | Mitsubishi Electric Corp | 高周波モジュール，アクティブフェーズドアレーアンテナ及び通信装置 |
| JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
| US6962829B2 (en) | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
| JP2006524904A (ja) * | 2003-02-10 | 2006-11-02 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ |
| JP2016178221A (ja) * | 2015-03-20 | 2016-10-06 | 三菱電機株式会社 | マイクロ波デバイス |
| JPWO2021009920A1 (ja) * | 2019-07-18 | 2021-01-21 |
-
1997
- 1997-08-20 JP JP9223655A patent/JPH1167959A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962829B2 (en) | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
| JPH11140280A (ja) * | 1997-11-11 | 1999-05-25 | Ngk Spark Plug Co Ltd | スルーホール充填用ペースト及びそれを用いたプリント配線板 |
| JPH11199759A (ja) * | 1997-11-11 | 1999-07-27 | Ngk Spark Plug Co Ltd | プリント配線板用穴埋め材及びそれを用いたプリント配線板 |
| WO2001015237A1 (en) * | 1999-08-20 | 2001-03-01 | Amkor Technology, Inc. | Chip-sized optical sensor package |
| JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
| JP2003309483A (ja) * | 2002-04-16 | 2003-10-31 | Mitsubishi Electric Corp | 高周波モジュール，アクティブフェーズドアレーアンテナ及び通信装置 |
| JP2006524904A (ja) * | 2003-02-10 | 2006-11-02 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ |
| JP2010192925A (ja) * | 2003-02-10 | 2010-09-02 | Skyworks Solutions Inc | インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ |
| JP2016178221A (ja) * | 2015-03-20 | 2016-10-06 | 三菱電機株式会社 | マイクロ波デバイス |
| JPWO2021009920A1 (ja) * | 2019-07-18 | 2021-01-21 | ||
| WO2021009920A1 (ja) * | 2019-07-18 | 2021-01-21 | ウルトラメモリ株式会社 | 半導体モジュール、その製造方法、及び半導体モジュールの実装体 |
| CN114127924A (zh) * | 2019-07-18 | 2022-03-01 | 超极存储器股份有限公司 | 半导体模块、其制造方法以及半导体模块的安装体 |
| US12183713B2 (en) | 2019-07-18 | 2024-12-31 | Ultramemory, Inc. | Semiconductor module, method for manufacturing same, and semiconductor module mounting body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565300B2 (ja) | 半導体装置 | |
| US7786567B2 (en) | Substrate for electrical device and methods for making the same | |
| JPH10223672A (ja) | 半導体装置 | |
| JPH1167959A (ja) | 半導体装置 | |
| JPH0964248A (ja) | 半導体装置及びその製造方法 | |
| JP3105437B2 (ja) | 半導体素子パッケージ及びその製造方法 | |
| JP2970548B2 (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH05114776A (ja) | ベアチツプｌｓｉの実装構造 | |
| JP2004031897A (ja) | 放熱板を備える半導体パッケージ | |
| JP2005039118A (ja) | 半導体装置 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP3153062B2 (ja) | 電子部品搭載用基板 | |
| JPH01135099A (ja) | 電子回路パッケージ | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JPH07297320A (ja) | Ｂｇａ型半導体装置 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JP3462591B2 (ja) | 混成集積回路装置 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| JP2851655B2 (ja) | 電子機器の製造方法 | |
| JP2000031340A (ja) | 電子部品 |