JPH116865A5 - - Google Patents

Claims (10)

1. ＩＣ試験装置のインターフェイス回路であって、
   被試験ＩＣに接続するための出力ラインと、
   並列切り替え可能電流経路を形成するように接続された複数のトランジスタを具備し、前記出力ラインに結合されており、前記トランジスタと電気的に通じている第１と第２の入力手段を備え、「オン」状態と「オフ」状態の間で前記トランジスタを選択的に切り替える電流モード・ドライバと、
   前記第１の入力手段に接続されて、前記トランジスタを個々にアドレス指定する制御装置と、
   前記第２の入力手段に接続されて、前記トランジスタを制御するための試験信号を発生する信号手段が含まれている、インターフェイス回路。
2. さらに、前記出力ラインと所望の高電圧の電圧源との間のほぼ固定された抵抗接続が含まれることと、前記トランジスタが、前記出力ラインと固定低電圧ラインの間に接続されて、前記電圧源から前記固定低電圧ラインへの電気経路を選択的に形成することを特徴とする、請求項１に記載のインターフェイス回路。
3. 被試験ＩＣの入力／出力ラインのアレイに接続ためのインターフェイス回路アレイを備えた、ＩＣ試験装置であって、各インターフェイス回路が、
   高電圧レベルの電圧源と、
   前記電圧源に接続された第１の端部、及び、第２の端部を備える抵抗手段と、
   前記入力／出力ラインのいずれか一方に接続するため、前記第２の端部に接続された出力ラインと、
   前記抵抗手段の前記第２の端部から前記高電圧レベルより低い電圧レベルを備えたラインまで延びる、それぞれ、「オン」状態と「オフ」状態を有する複数の切り替え可能な並列電流経路と、
   試験信号を受信する共通入力を備え、前記電流経路に１対１に対応する複数の電流制御入力を具備し、前記電流経路に結合されて、前記電流経路を前記「オン」状態と「オフ」状態の間で個別にかつ選択的に切り替え、前記抵抗手段の両端間における電圧降下が、前記「オン」状態の電流経路と「オフ」状態の電流経路との配分によって決まるようにする、論理回路とが含まれており、
   前記各電流経路毎に、前記切り替えが、前記共通入力における信号レベルと前記各電流経路に対応する前記電流制御入力における信号レベルとの間の協働作用に応答して生じることを特徴とする試験装置。
4. 各電流経路には、前記抵抗手段の前記第２の端部を固定低電圧ラインに接続するＭＯＳトランジスタが含まれていることと、各ＭＯＳトランジスタが、前記論理回路に接続されるゲートを備えることを特徴とする、請求項３に記載の試験装置。
5. 前記論理回路によって、前記ＭＯＳトランジスタの各ゲートに対する各入力毎にＡＮＤ論理機能が決まることと、前記ＡＮＤ論理機能が、前記共通入力と前記対応する電流制御入力における前記信号レベルに応答することを特徴とする、請求項４に記載の試験装置。
6. さらに、前記論理回路の前記共通入力に接続された試験信号発生器が含まれることと、前記インターフェイス回路が、ＲＡＭデバイスに接続されていることを特徴とする、請求項３から５のいずれかに記載の試験装置。
7. 被試験ＩＣの入力／出力ラインに試験信号を選択的に入力する方法であって、
   試験出力ラインから固定低電圧に複数のトランジスタを接続するステップと、
   受動抵抗経路と能動経路のいずれか一方である、ほぼ固定された電圧源に対する経路に、前記試験出力ラインを接続するステップと、
   前記試験出力ラインを前記入力／出力ラインに接続するステップと、
   前記トランジスタを制御する論理回路に対する入力の協働作用に応答して、前記トランジスタを「オフ」状態と「オン」状態の間で選択的に切り替えることによって、前記出力ラインと前記電圧源の間の前記経路の両端間における電圧降下を決定するステップと、
   前記入力の１つとして、前記論理回路に前記試験信号を接続し、前記試験信号に前記トランジスタのそれぞれの切り替えに協働する関連づけが施されるようにするステップと、
   前記論理回路に前記トランジスタと１対１で対応する複数の制御信号を接続し、各制御信号が、個々のトランジスタの切り替えに協働する関連づけが施される第２の入力になるようにするステップが含まれている、信号入力方法。
8. 前記トランジスタを選択的に切り替える前記ステップに、前記試験信号及び前記各トランジスタに対応する前記制御信号のＡＮＤゲート機能として、各トランジスタに対するゲート入力を制御するステップが含まれることを特徴とする、請求項７に記載の信号入力方法。
9. さらに、前記試験出力ラインを被試験ランダム・アクセス・メモリ（ＲＡＭ）・デバイスの前記入力／出力ラインに接続することが含まれることを特徴とする、請求項７または８に記載の信号入力方法。
10. 前記試験信号を接続するステップが、クロック信号とデータ信号のいずれか一方を発生するステップを含むことを特徴とする、請求項９に記載の信号入力方法。