JPH1174267A - 半導体装置及び半導体装置の配線の解析方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層配線構造の半導体装置において、最上層
配線の下に形成された下層配線を直接的に解析すること
が可能な半導体装置及び半導体装置の配線の解析方法を
提供する。 【解決手段】 多層配線構造により形成された半導体装
置において、チップ１上に露出している最上層配線とし
てのＶｃｃ配線３、及びＧＮＤ配線４上に、開口部６、
若しくは、スルーホールコンタクトが内部に形成された
開口部８を形成し、最上層配線であるＶｃｃ配線３、及
びＧＮＤ配線４の下に形成され、構造上、１度も最上層
配線としてチップ１上に形成されない下層配線を露出さ
せる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の配線の解析方法に関し、特に、多層配線構造
により形成された半導体装置、及び多層配線構造により
形成された半導体装置の配線の解析方法に関する。

【０００２】

【従来の技術】現在半導体装置において、その高集積化
を図るために、多層配線構造により形成された半導体装
置が多用されている。

【０００３】多層配線構造により形成された半導体装置
では、一般的に、電源電圧Ｖｃｃや接地ＧＮＤ等に接続
された配線が、半導体装置上に露出した最上層配線とし
て形成されている。

【０００４】そして、多層配線構造の半導体装置におい
ては、これら最上層配線の下に回路ブロックが下層配線
により接続されて形成されている。

【０００５】このような下層配線は、半導体装置の構造
上、１度も最上層配線として現れることなく、従って半
導体装置上に露出することなく接続される場合がある。

【０００６】従来の半導体装置は、上述のように、下層
配線が１度も最上層配線として現れることがない構造で
あっても、下層配線層に形成された下層配線の解析が必
要となる場合があるが、下層配線が１度も最上層配線と
して現れることなく形成されている場合は、下層配線を
接続して下層配線を伝達する信号を検出するための接続
端子が無いことになり、このような下層配線の解析を行
うことが不可能であるという欠点があった。

【０００７】また、上述のように、下層配線が１度も最
上層配線として現れることがない構造の半導体装置にお
いて回路修正を行うためには、修正実験用マスクを適用
した実験サンプルを製造し特性を評価した上で、最適な
修正値を決定するというような手順が必要となる。この
ために、不良解析から量産用マスク修正までのT.A.T(Tu
rn Around Time) が、長くかかってしまうという欠点が
あった。

【０００８】そこで、上述の欠点を解消するために、従
来では次に示されるような構造の半導体装置が提案され
ている。

【０００９】まず、上述の欠点を解消する第１の従来技
術として、特開平２−１７８９４２号公報に記載され
た、「多層配線構造半導体装置」がある。

【００１０】この特開平２−１７８９４２号公報に記載
された多層配線構造半導体装置について、図４を参照し
て説明する。図４の（ａ）に、この多層配線構造半導体
装置のレイアウトの一部を示し、図４の（ｂ）に、この
多層配線構造半導体装置の断面図を示す。

【００１１】図４の（ａ）に示されるように、この多層
配線構造半導体装置は、第１のアルミニウム層１００
と、第２のアルミニウム層１０１と、多結晶シリコンに
より配線を形成する多結晶シリコン層１０２と、開口部
１０３とから構成されている。この多結晶シリコン層１
０２が、この半導体装置において１度も最上層配線とな
らない層である。

【００１２】図４の（ａ）に示される開口部１０３は、
多結晶シリコン層１０２を露出するために形成されたも
のである。従って、半導体装置の表面の絶縁膜上に開口
部１０３を設けることによって、下層配線層である多結
晶シリコン層１０２が露出されることになる。

【００１３】この露出の状態を、図４の（ａ）に示され
る半導体装置をＹ−Ｙ’ラインで切断した際の断面図で
ある図４の（ｂ）を参照して説明する。図４の（ｂ）
に、図４の（ａ）に示される半導体装置の断面図を示
す。

【００１４】図４の（ｂ）に示される断面図によれば、
この半導体装置は、基板１０６上に第１の絶縁層１０５
が形成され、この第１の絶縁層１０５と同層に多結晶シ
リコン層１０２が形成され、第１の絶縁層１０５の上に
第２の絶縁層１０４が形成され、この第２の絶縁層１０
４と同層に第１のアルミニウム層１００が形成され、第
１のアルミニウム層１００の上に第２のアルミニウム層
１０１が最上層として形成されている構成となってい
る。

【００１５】図４の（ｂ）に示されるように、開口部１
０３は、第２の絶縁層１０４を貫通して基板１０６まで
達しており、多結晶シリコン層１０２を露出している。

【００１６】このように、半導体装置の構造上、一度も
最上層とならない多結晶シリコン層１０２であっても、
開口部１０３を形成することにより露出させられるの
で、多結晶シリコン層１０２の解析が可能となってい
る。

【００１７】次に、第２の従来技術として、特開昭５７
−２１１７４４号公報において開示されている「半導体
集積回路装置」について説明する。

【００１８】図５に、この半導体集積回路装置の一部を
示し、図５の（ａ）にこの半導体集積回路装置の一部の
レイアウト図を示し、図５の（ｂ）にこの半導体集積回
路装置の断面図を示す。

【００１９】図５の（ａ）を参照すると、この半導体集
積回路装置には最上層配線として、第２のアルミニウム
層（図５の（ａ）では、第２のＡＬ層と記す。以下同
様。）２０７が形成されている。

【００２０】次に、図５の（ａ）に示される半導体集積
回路装置を、図５の（ａ）に示されるＸ−Ｘ’ラインで
切断した際の断面図である図５の（ｂ）を参照して説明
する。図５の（ｂ）に、図５の（ａ）に示される半導体
集積回路装置の断面図を示す。

【００２１】図５の（ｂ）に示されるように、この半導
体集積回路装置は、基板２００上に、下地の層２０１が
形成され、この下地の層２０１の上に第１の絶縁層２０
２が形成され、この第１の絶縁層２０２の上に、第２の
絶縁層２０４が形成され、この第２の絶縁層２０４と同
層に、多結晶シリコン層２０３が形成されている。

【００２２】この多結晶シリコン層２０３が、上述の半
導体装置の構造上、１度も最上層とならない配線を構成
する。

【００２３】また、第２の絶縁層２０４の上には、第３
の絶縁層２０６が形成されている。また、第２の絶縁層
２０４にはスルーホール２０９が形成され、このスルー
ホール２０９には、第１のＡＬ層２０５が設けられてい
る。

【００２４】さらに、第３の絶縁層２０６には、スルー
ホール２０８が形成され、このスルーホール２０８に
は、第２のＡＬ層２０７が設けられている。

【００２５】従って、図５に示される半導体集積回路装
置によれば、絶縁層に覆われることにより、構造的に、
１度も最上層とならない多結晶シリコン層２０３が、ス
ルーホール２０８、２０９が形成されることにより、第
１のＡＬ層２０５及び第２のＡＬ層２０７を介して最上
層に引き出されているため、多結晶シリコン層２０３の
解析を容易に実行することができる。

【００２６】ここで、上述の第１の従来技術、及び第２
の従来技術において共通している点は、最上層配線が配
置されていない特定の絶縁層上においてのみ、下層配線
層において形成された下層配線が解析可能であるという
点である。

【００２７】

【発明が解決しようとする課題】しかしながら、上述の
第１の従来技術では、下層配線を解析するための開口部
が、絶縁層上でしか開口することができず、さらに第２
の従来技術では、スルーホールによるコンタクト構造と
しているが、この場合であっても、絶縁層上でしかスル
ーホールを取ることが出来ないため、最上層配線の下に
配置された下層配線を、解析することはできないという
問題点を有する。

【００２８】本発明は、上記事情に鑑みなされたもの
で、多層配線構造の半導体装置において、最上層配線の
下に形成された下層配線を直接的に解析することが可能
な半導体装置及び半導体装置の配線の解析方法を提供す
ることを目的とする。

【００２９】

【課題を解決するための手段】請求項１記載の発明は、
多層配線構造により形成された半導体装置において、前
記多層配線構造の最上層に形成された最上層配線に、前
記最上層より下の下層配線層に形成された下層配線、を
露出するための開口部を形成したことを特徴とする。

【００３０】従って、この発明によれば、最上層配線の
下に形成された下層配線が、半導体装置の構造上、１度
も最上層配線として現れず、従って半導体装置上に露出
しない場合であっても、最上層配線に、下層配線を露出
させるための開口部を形成しているため、この開口部を
通して、下層配線の解析を行うことができる。

【００３１】さらに、開口部により下層配線が露出して
いるため、下層配線を直接的に解析することによって、
解析結果の信頼度を上げることができると共に、下層配
線に対してF.I.B 装置（Focused Ion Beam）を用いての
遅延時間調整や、論理変更といった配線変更修正実験を
実施することが可能となり不具合解析から拡散再開まで
に要する時間を短縮することができる。

【００３２】請求項２記載の発明は、請求項１記載の発
明において、前記開口部に、解析用の探針を接触させる
ためのスルーホールコンタクトを形成したことを特徴と
する。

【００３３】従って、この発明によれば、請求項１記載
の発明の作用が得られると共に、開口部に、解析用の探
針を接触させるためのスルーホールコンタクトを形成し
たため、例えば、このスルーホールコンタクトを探針接
触用の針立てパッドとすることにより、半導体装置の不
具合を解析する際に、容易に探針を接触させることがで
きる。

【００３４】請求項３記載の発明は、請求項１又は２に
記載の発明において、前記開口部が、前記最上層配線を
切断しない大きさにより形成されていることを特徴とす
る。

【００３５】従って、この発明によれば、請求項１又は
２に記載の発明の作用が得られると共に、開口部が、最
上層配線を切断しない大きさにより形成されているた
め、半導体装置の配線関係を損傷することなく、下層配
線の解析を実行することができる。

【００３６】請求項４記載の発明は、多層配線構造によ
り形成された半導体装置における、前記多層配線構造の
最上層に形成された最上層配線に、前記最上層より下の
下層配線層に形成された下層配線を、露出するための開
口部を形成する開口部形成工程と、前記開口部により露
出された下層配線を解析する解析工程とを有することを
特徴とする。

【００３７】従って、この発明によれば、最上層配線の
下に形成された下層配線が、半導体装置の構造上、１度
も最上層配線として現れず、従って半導体装置上に露出
しない場合であっても、最上層配線に、下層配線を露出
させるための開口部を形成する開口部形成工程を有して
いるため、この開口部を通して、下層配線の解析を行う
ことができる。

【００３８】さらに、開口部により下層配線が露出して
いるため、下層配線を直接的に解析することによって、
解析結果の信頼度を上げることができると共に、下層配
線に対してF.I.B 装置（Focused Ion Beam）を用いての
遅延時間調整や、論理変更といった配線変更修正実験を
実施することが可能となり不具合解析から拡散再開まで
に要する時間を短縮することができる。

【００３９】請求項５記載の発明は、多層配線構造によ
り形成された半導体装置における、前記多層配線構造の
最上層に形成された最上層配線に、前記最上層より下の
下層配線層に形成された下層配線を、露出するための開
口部を形成する開口部形成工程と、前記開口部に、解析
用の探針を接触させるためのスルーホールコンタクトを
形成するスルーホールコンタクト形成工程と、前記開口
部により露出された下層配線を、前記スルーホールコン
タクトを介して解析する解析工程とを有することを特徴
とする。

【００４０】従って、この発明によれば、最上層配線の
下に形成された下層配線が、半導体装置の構造上、１度
も最上層配線として現れず、従って半導体装置上に露出
しない場合であっても、最上層配線に、下層配線を露出
させるための開口部を形成する開口部形成工程を有して
いるため、この開口部を通して、下層配線の解析を行う
ことができる。

【００４１】また、開口部により下層配線が露出してい
るため、下層配線を直接的に解析することによって、解
析結果の信頼度を上げることができると共に、下層配線
に対してF.I.B 装置（Focused Ion Beam）を用いての遅
延時間調整や、論理変更といった配線変更修正実験を実
施することが可能となり不具合解析から拡散再開までに
要する時間を短縮することができる。

【００４２】さらに、開口部に、解析用の探針を接触さ
せるためのスルーホールコンタクトを形成するスルーホ
ールコンタクト形成工程を有しているため、例えば、こ
のスルーホールコンタクトを探針接触用の針立てパッド
とすることにより、半導体装置の不具合を解析する際
に、容易に探針を接触させることができる。

【００４３】請求項６記載の発明は、多層配線構造によ
り形成された半導体装置における、前記多層配線構造の
最上層に形成された最上層配線に、前記最上層より下の
下層配線層に形成された下層配線を、露出するための開
口部を、前記最上層配線を切断しない大きさにより形成
する開口部形成工程と、前記開口部に、解析用の探針を
接触させるためのスルーホールコンタクトを形成するス
ルーホールコンタクト形成工程と、前記開口部により露
出された下層配線を、前記スルーホールコンタクトを介
して解析する解析工程とを有することを特徴とする。

【００４４】従って、この発明によれば、最上層配線の
下に形成された下層配線が、半導体装置の構造上、１度
も最上層配線として現れず、従って半導体装置上に露出
しない場合であっても、最上層配線に、下層配線を露出
させるための開口部を形成する開口部形成工程を有して
いるため、この開口部を通して、下層配線の解析を行う
ことができる。

【００４５】また、開口部により下層配線が露出してい
るため、下層配線を直接的に解析することによって、解
析結果の信頼度を上げることができると共に、下層配線
に対してF.I.B 装置（Focused Ion Beam）を用いての遅
延時間調整や、論理変更といった配線変更修正実験を実
施することが可能となり不具合解析から拡散再開までに
要する時間を短縮することができる。

【００４６】また、開口部に、解析用の探針を接触させ
るためのスルーホールコンタクトを形成するスルーホー
ルコンタクト形成工程を有しているため、例えば、この
スルーホールコンタクトを探針接触用の針立てパッドと
することにより、半導体装置の不具合を解析する際に、
容易に探針を接触させることができる。

【００４７】さらに、開口部が、最上層配線を切断しな
い大きさにより形成されているため、半導体装置の配線
関係を損傷することなく、下層配線の解析を実行するこ
とができる。

【００４８】

【発明の実施の形態】次に本発明に係る半導体装置及び
半導体装置の配線の解析方法の実施形態について、図面
を参照して説明する。

【００４９】図１に、本発明に係る半導体装置の一実施
形態のレイアウト図を示す。図１に示される半導体装置
には、チップ１上に、最上層配線として露出しているＶ
ｃｃ配線３と、同様に露出しているＧＮＤ配線４と、Ｖ
ｃｃ配線３、及びＧＮＤ配線４の接触端子であるパッド
２とから構成される。また、図１に示されるように、Ｖ
ｃｃ配線３には、開口部６が形成され、ＧＮＤ配線４に
は開口部８が形成されている。

【００５０】次に、図１に示される半導体装置の開口部
６、及び開口部８の近辺を拡大した図を図２に示す。図
２に、図１に示される半導体装置の拡大図を示す。

【００５１】図２に示されるように、Ｖｃｃ配線３及び
ＧＮＤ配線４の下には、半導体装置の構造上、１度も最
上層配線として現れず、従って半導体装置上に露出され
ない下層配線７、及びこの下層配線７により相互に接続
される回路ブロック５が形成されている。

【００５２】図２に示されるように、開口部６は、下層
配線７が露出する位置に形成され、下層配線７を露出し
ている。

【００５３】また、開口部８は、下層配線７が露出する
位置に形成されていると共に、その内部にスルーホール
コンタクト９が形成され、下層配線７を引き出してい
る。

【００５４】次に、図１、図２、及び図３を参照して、
本発明に係る半導体装置のさらに詳細な構造について説
明する。

【００５５】図１は、上述のように、最上層配線のレイ
アウトの１例を示した全体像である。Ｖｃｃ配線３及び
ＧＮＤ配線４は、アルミの最上層配線層により形成され
２０〜４０μｍ程度の幅を有し、通常の配線に比較して
太めの配線である。

【００５６】図２は、図１に示されるＶｃｃ配線３及び
ＧＮＤ配線４の拡大図を示している。Ｖｃｃ配線３、Ｇ
ＮＤ配線４の下層には、回路ブロック５が形成されお
り、これら回路ブロック５は、配線幅が１．０〜２．０
μｍ程度の下層配線７によって接続されている。下層配
線７を構成する下層配線層は、アルミ又は、タングステ
ン等で形成されることが好ましい。

【００５７】下層配線７の真上の、上層配線であるＶｃ
ｃ配線３上には、１辺が５μｍ程度の開口部６を設け、
下層配線７を露出させて下層配線７の接触探針を可能に
する。下層配線７を直接的に、接触探針することによっ
て、下層配線７を伝達する信号の波形解析、及び、レベ
ル解析等を行うことが可能となる。

【００５８】また、図２に示されるように、アルミによ
り形成された最上層配線としてのＧＮＤ配線４上には、
１辺が５μｍ程度の開口部８を設け、その開口部８の内
側に、１辺が０．９μｍ程度のスルーホールコンタクト
９を形成する。

【００５９】次に、図３を参照して、図２に示されるス
ルーホールコンタクト９を有する開口部８についてさら
に詳細に説明する。図３に、図２に示される半導体装置
の開口部８の断面図を示す。

【００６０】図３を参照すると、この半導体装置は、下
地の層１２が形成され、この下地の層１２の上に、下層
配線７が形成され、この下層配線７の上に、層間絶縁膜
１１が形成され、この層間絶縁膜１１の上に、上層配線
であるＧＮＤ配線４が形成されている。

【００６１】図３に示されるように、開口部８は、ＧＮ
Ｄ配線４及び層間絶縁膜１１を貫通して下層配線７を露
出している。また、開口部８の内部には、上部が半導体
装置の表面に露出し、下部が下層配線７に接続している
スルーホールコンタクト９が形成されている。

【００６２】従って、スルーホールコンタクト９を、例
えば探針接触用の針立て用パッドとすることによって、
不具合を解析する際に探針を接触させることを容易に行
うことができる。

【００６３】さらに、スルーホールコンタクト９を利用
することにより、下層配線７の配線変更修正の為の加工
実験を容易に実行することができる。

【００６４】ここで、上述の実施形態においては、図２
にも示されるように、開口部６及び開口部８が四角形で
ある場合を例に説明しているが、本発明の要旨は、Ｖｃ
ｃ配線３やＧＮＤ配線４等の上層配線の下に形成されて
いる下層配線７を露出するために開口部６及び開口部８
を形成しているのであるから、形成される開口部の形状
は、特に四角形に限定されるものではなく、例えば、丸
や三角形等の他の任意の形状を用いることができる。

【００６５】また、上述の実施形態においては、開口部
６及び開口部８は、一辺が５μｍ程度であるとしている
が、開口部６及び開口部８の大きさは、半導体装置の配
線関係を損傷させないために、上層配線を切断しない範
囲の大きさであれば良く、特に上述の数値に限定される
ものではない。また、開口部８の大きさにあわせて、ス
ルーホールコンタクト９の大きさも任意に変えて良い。

【００６６】また、図１、及び図２に示される説明で
は、開口部６と、内部にスルーホールコンタクト９が形
成された開口部８とを１つの半導体装置に具備させてい
るが、これは説明が冗長になるのを避けるために、図２
に示されるように１つの半導体装置の最上層配線上にお
いて、開口部６、及び内部にスルーホールコンタクト９
が形成された開口部８を形成しているのであって、本発
明においては、特にこれら２種類の開口部を１つの半導
体装置において同時に用いる必要はなく、半導体装置、
及びその配線の解析方法の実施態様に応じて、どちらか
一方、若しくは、両方を使用するようにして良い。この
ようにしても、上述の本発明の効果が得られることは明
白である。

【００６７】次に、図１、及び図２を参照して、本発明
に係る半導体装置の配線の解析方法の一実施形態につい
て説明する。

【００６８】まず、図１に示されるように、上層配線と
してのＶｃｃ配線３上に、下層配線が露出するように、
開口部６を形成する。そして、露出した下層配線を、開
口部６を介して解析する。

【００６９】同様に、上層配線としてのＧＮＤ配線４上
に、下層配線が露出するように、開口部８を形成し、さ
らに開口部８の内部に、図２に示されるように、スルー
ホールコンタクト９を形成する。

【００７０】そして、スルーホールコンタクト９に、例
えば、解析用の探針等を接触させることにより、下層配
線７の解析を実行する。

【００７１】従って、この半導体装置の配線の解析方法
によれば、上層配線の下に形成された下層配線７であっ
て、その構造上、１度も最上層配線とならない配線であ
っても、開口部６、若しくは、開口部８を設けることに
よって、その解析を実行することができる。

【００７２】

【発明の効果】以上の説明から明らかなように、本発明
によれば、最上層配線の上に、開口部を設けることによ
って最上層配線の下に隠れている下層配線を、探針接触
等により直接的に解析可能になると共に、多層配線構造
により形成された半導体装置において、最上層配線の下
に形成された下層配線の不具合解析が可能となり、従来
と比べて不具合解析、マスク修正、拡散再開に要する工
期を短縮することが可能な半導体装置及び半導体装置の
配線の解析方法を提供することができる。

【００７３】さらに、上述の工期短縮の効果は、修正個
所が多く、その修正が複雑な程、その効果が大きい。

【００７４】また、最上層配線上に設けた開口部に、ス
ルーホールコンタクトを形成することによって、最上層
配線の下に隠れている下層配線に対して、配線変更を伴
うマスク修正実験を実施することができるので、解析用
の探針等をスルーホールコンタクトに接触させることが
容易になり、解析結果の信頼度を上げることができると
共に、多層配線構造により形成された半導体装置におい
て、最上層配線の下に形成された下層配線に対する配線
変更修正等を用いた不具合修正の確認をするための解析
実験を容易、かつ、精度良く実施することが可能な半導
体装置及び半導体装置の配線の解析方法を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の一実施形態のレイア
ウト図である。

【図２】図１に示される半導体装置の拡大図である。

【図３】図２に示される半導体装置の断面図である。

【図４】従来の半導体装置の構造を示す図であり、
（ａ）がレイアウト図、（ｂ）が断面図である。

【図５】従来の半導体装置の構造を示す図であり、
（ａ）がレイアウト図、（ｂ）が断面図である。

【符号の説明】

１ チップ ２ パッド ３ Ｖｃｃ配線 ４ ＧＮＤ配線 ５ 回路ブロック ６ 開口部 ７ 下層配線 ８ 開口部 ９ スルーホールコンタクト １１ 層間絶縁膜 １２ 下地の層

Claims (6)

【特許請求の範囲】
1. 【請求項１】 多層配線構造により形成された半導体装
   置において、 前記多層配線構造の最上層に形成された最上層配線に、
   前記最上層より下の下層配線層に形成された下層配線、
   を露出するための開口部を形成したことを特徴とする半
   導体装置。
2. 【請求項２】 前記開口部に、解析用の探針を接触させ
   るためのスルーホールコンタクトを形成したことを特徴
   とする請求項１記載の半導体装置。
3. 【請求項３】 前記開口部が、前記最上層配線を切断し
   ない大きさにより形成されていることを特徴とする請求
   項１又は２に記載の半導体装置。
4. 【請求項４】 多層配線構造により形成された半導体装
   置における、前記多層配線構造の最上層に形成された最
   上層配線に、前記最上層より下の下層配線層に形成され
   た下層配線を、露出するための開口部を形成する開口部
   形成工程と、 前記開口部により露出された下層配線を解析する解析工
   程とを有することを特徴とする半導体装置の配線の解析
   方法。
5. 【請求項５】 多層配線構造により形成された半導体装
   置における、前記多層配線構造の最上層に形成された最
   上層配線に、前記最上層より下の下層配線層に形成され
   た下層配線を、露出するための開口部を形成する開口部
   形成工程と、 前記開口部に、解析用の探針を接触させるためのスルー
   ホールコンタクトを形成するスルーホールコンタクト形
   成工程と、 前記開口部により露出された下層配線を、前記スルーホ
   ールコンタクトを介して解析する解析工程とを有するこ
   とを特徴とする半導体装置の配線の解析方法。
6. 【請求項６】 多層配線構造により形成された半導体装
   置における、前記多層配線構造の最上層に形成された最
   上層配線に、前記最上層より下の下層配線層に形成され
   た下層配線を、露出するための開口部を、前記最上層配
   線を切断しない大きさにより形成する開口部形成工程
   と、 前記開口部に、解析用の探針を接触させるためのスルー
   ホールコンタクトを形成するスルーホールコンタクト形
   成工程と、 前記開口部により露出された下層配線を、前記スルーホ
   ールコンタクトを介して解析する解析工程とを有するこ
   とを特徴とする半導体装置の配線の解析方法。