JPH1174362A - 自動配置配線装置のためのライブラリ - Google Patents
自動配置配線装置のためのライブラリInfo
- Publication number
- JPH1174362A JPH1174362A JP9246179A JP24617997A JPH1174362A JP H1174362 A JPH1174362 A JP H1174362A JP 9246179 A JP9246179 A JP 9246179A JP 24617997 A JP24617997 A JP 24617997A JP H1174362 A JPH1174362 A JP H1174362A
- Authority
- JP
- Japan
- Prior art keywords
- library
- head
- wiring
- design rule
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 所定の設計ルールに沿って形成されたライブ
ラリをより微細な設計ルール上で使用可能とすべく、汎
用性の高いライブラリを提供する。 【解決手段】 自動配線配置装置１０で使用され、設計
ルール上の最小配線間隔Ｓおよび最小線幅Ｗ１の規格に
沿って形成されたストラクチャ１２の集合体からなるラ
イブラリにおいて、各ストラクチャ１２の接続端子１９
に頭部２０を設ける。
ラリをより微細な設計ルール上で使用可能とすべく、汎
用性の高いライブラリを提供する。 【解決手段】 自動配線配置装置１０で使用され、設計
ルール上の最小配線間隔Ｓおよび最小線幅Ｗ１の規格に
沿って形成されたストラクチャ１２の集合体からなるラ
イブラリにおいて、各ストラクチャ１２の接続端子１９
に頭部２０を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
設計工程の１つであるレイアウト設計に用いるのに好適
な自動配置配線装置のためのライブラリに関する。
設計工程の１つであるレイアウト設計に用いるのに好適
な自動配置配線装置のためのライブラリに関する。
【０００２】
【従来の技術】半導体集積回路は、この集積回路を構成
する論理回路の組み合わせ配置等を決めるためのレイア
ウト設計で得られたレイアウトに基づいて、製造され
る。このレイアウト設計には、一般的には、コンピュー
タに自動配置配線プログラムを実行させて構成される自
動配置配線装置が用いられる。自動配置配線装置では、
所定の設計ルールに沿って形成された、例えばパッド、
ＩＯセル、インバータ、ノア論理回路等をそれぞれ表す
ストラクチャの集合体であるライブラリから所望のスト
ラクチャが画面上に呼び出され、この画面上で適正なレ
イアウトおよび各ストラクチャ間の配線が決定される。
する論理回路の組み合わせ配置等を決めるためのレイア
ウト設計で得られたレイアウトに基づいて、製造され
る。このレイアウト設計には、一般的には、コンピュー
タに自動配置配線プログラムを実行させて構成される自
動配置配線装置が用いられる。自動配置配線装置では、
所定の設計ルールに沿って形成された、例えばパッド、
ＩＯセル、インバータ、ノア論理回路等をそれぞれ表す
ストラクチャの集合体であるライブラリから所望のスト
ラクチャが画面上に呼び出され、この画面上で適正なレ
イアウトおよび各ストラクチャ間の配線が決定される。
【０００３】ところで、ライブラリを構成する各ストラ
クチャは、所定の設計ルールによって決められた最小配
線間隔および最小線幅の規格に沿って形成されており、
また各ストラクチャには、この規格に沿って形成された
最小線幅の幅寸法を有する接続端子が設けられている。
これらストラクチャは、自動配置配線装置の最小配線間
隔であるグリッドが表示された画面上に呼び出され、グ
リッドに対応した位置に配置される。
クチャは、所定の設計ルールによって決められた最小配
線間隔および最小線幅の規格に沿って形成されており、
また各ストラクチャには、この規格に沿って形成された
最小線幅の幅寸法を有する接続端子が設けられている。
これらストラクチャは、自動配置配線装置の最小配線間
隔であるグリッドが表示された画面上に呼び出され、グ
リッドに対応した位置に配置される。
【０００４】従って、例えば１μｍルールに沿って形成
されたストラクチャからなるライブラリを、同一ルール
上の新たなレイアウト設計のための画面に呼び出して使
用することは、最小配線間隔であるグリッドが同一であ
ることから、このライブラリの使用に何等の格別な問題
が生じることはない。
されたストラクチャからなるライブラリを、同一ルール
上の新たなレイアウト設計のための画面に呼び出して使
用することは、最小配線間隔であるグリッドが同一であ
ることから、このライブラリの使用に何等の格別な問題
が生じることはない。
【０００５】
【発明が解決しようとする課題】しかしながら、集積度
のより高い回路レイアウト設計のために、例えば０．８
μｍルール上の画面に、前記した１μｍルールに沿って
形成されたストラクチャを呼び出し、そのレイアウトお
よび配線を決定しようとすると、画面のグリッドがスト
ラクチャの設計ルールよりも細かくなる。そのため、ス
トラクチャの接続端子に対応した位置で配線を施すこと
ができなくなることがあり、また最小線幅も狭くなるこ
とから、配線が不可能になることがある。このため、従
来では、ライブラリを各設計ルール毎に作成する必要が
あり、従来のライブラリは極めて汎用性が低かった。そ
こで、本発明の目的は、所定の設計ルールで形成された
ライブラリを当該設計ルールよりも微細な設計ルール上
で使用可能とすることにより、ライブラリの汎用性を高
めることにある。
のより高い回路レイアウト設計のために、例えば０．８
μｍルール上の画面に、前記した１μｍルールに沿って
形成されたストラクチャを呼び出し、そのレイアウトお
よび配線を決定しようとすると、画面のグリッドがスト
ラクチャの設計ルールよりも細かくなる。そのため、ス
トラクチャの接続端子に対応した位置で配線を施すこと
ができなくなることがあり、また最小線幅も狭くなるこ
とから、配線が不可能になることがある。このため、従
来では、ライブラリを各設計ルール毎に作成する必要が
あり、従来のライブラリは極めて汎用性が低かった。そ
こで、本発明の目的は、所定の設計ルールで形成された
ライブラリを当該設計ルールよりも微細な設計ルール上
で使用可能とすることにより、ライブラリの汎用性を高
めることにある。
【０００６】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉本発明は自動配線配置装置で使用され、設計ル
ール上の最小配線間隔および最小線幅の規格に沿って形
成されたストラクチャの集合体からなるライブラリにお
いて、各ストラクチャの接続端子に頭部を設けたことを
特徴とする。
決するために、次の構成を採用する。 〈構成〉本発明は自動配線配置装置で使用され、設計ル
ール上の最小配線間隔および最小線幅の規格に沿って形
成されたストラクチャの集合体からなるライブラリにお
いて、各ストラクチャの接続端子に頭部を設けたことを
特徴とする。
【０００７】〈作用〉本発明に係る各ストラクチャが自
動配置配線装置の画面に呼び出されたとき、たとえスト
ラクチャの設計ルールよりも微細な設計ルール上の画面
にストラクチャが呼び出され、そのために、接続端子が
画面上のグリッドからずれを以て配置されていても、こ
の接続端子の頭部は、当該接続端子とグリッド上に形成
される配線との接触面積の増大を図ることにより、両者
の確実な接続を可能とする。
動配置配線装置の画面に呼び出されたとき、たとえスト
ラクチャの設計ルールよりも微細な設計ルール上の画面
にストラクチャが呼び出され、そのために、接続端子が
画面上のグリッドからずれを以て配置されていても、こ
の接続端子の頭部は、当該接続端子とグリッド上に形成
される配線との接触面積の増大を図ることにより、両者
の確実な接続を可能とする。
【０００８】従って、所定の設計ルールに沿って形成さ
れた各ストラクチャを当該設計ルールよりも微細な設計
ルール上で使用することが可能となり、ライブラリの汎
用性を高めることができる。
れた各ストラクチャを当該設計ルールよりも微細な設計
ルール上で使用することが可能となり、ライブラリの汎
用性を高めることができる。
【０００９】接続端子の頭部は、所定の設計ルールの最
小配置線間隔を越える幅寸法とすることができる。しか
しながら、接続端子と配線との間のより確実な接続を得
る上で、接続部の頭部は、所定の設計ルールの最小配置
線間隔とその最小線幅との和の値以上の幅寸法とするこ
とが望ましい。
小配置線間隔を越える幅寸法とすることができる。しか
しながら、接続端子と配線との間のより確実な接続を得
る上で、接続部の頭部は、所定の設計ルールの最小配置
線間隔とその最小線幅との和の値以上の幅寸法とするこ
とが望ましい。
【００１０】この頭部は、幅寸法および長さ寸法がそれ
ぞれ前記した所定の設計ルールの最小配置線間隔とその
最小線幅との和の値以上となる矩形平面形状とすること
ができる。しかしながら、頭部の形状として、矩形平面
形状以外の例えば直径が前記した和の値以上となる円形
平面形状等、種々の形状を採用することができる。
ぞれ前記した所定の設計ルールの最小配置線間隔とその
最小線幅との和の値以上となる矩形平面形状とすること
ができる。しかしながら、頭部の形状として、矩形平面
形状以外の例えば直径が前記した和の値以上となる円形
平面形状等、種々の形状を採用することができる。
【００１１】頭部を高さ方向に互いに間隔をおいて相互
に接続された同一平面形状を有する多層部分で構成する
ことができる。頭部を多層構造とすることにより、多層
配線に適用させることができる。
に接続された同一平面形状を有する多層部分で構成する
ことができる。頭部を多層構造とすることにより、多層
配線に適用させることができる。
【００１２】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例１〉図１は、従来よく知られた自動配置配線装
置１０の画面１１上に呼び出された本発明に係るストラ
クチャ１２の一部を概略的に示す平面図である。図１に
沿ってのストラクチャ１２の説明に先立ち、本発明に係
るストラクチャ１２の集合体であるライブラリを用いて
回路構成の配置等が決められる半導体集積回路１３の一
例を図２に沿って説明する。
について詳細に説明する。 〈具体例１〉図１は、従来よく知られた自動配置配線装
置１０の画面１１上に呼び出された本発明に係るストラ
クチャ１２の一部を概略的に示す平面図である。図１に
沿ってのストラクチャ１２の説明に先立ち、本発明に係
るストラクチャ１２の集合体であるライブラリを用いて
回路構成の配置等が決められる半導体集積回路１３の一
例を図２に沿って説明する。
【００１３】半導体集積回路１３は、図示の例では、矩
形の半導体チップ１４の中央部にコア部１５が規定され
ている。このコア部１５には、回路を構成する主要な各
機能部分が集約的に配置される。コア部１５の外周部に
は、コア部１５から間隔をおいて多数のＩＯセル１６が
整列して配置されており、さらにその外方には、各ＩＯ
セル１６に対応する多数のパッド１７が配列されてい
る。
形の半導体チップ１４の中央部にコア部１５が規定され
ている。このコア部１５には、回路を構成する主要な各
機能部分が集約的に配置される。コア部１５の外周部に
は、コア部１５から間隔をおいて多数のＩＯセル１６が
整列して配置されており、さらにその外方には、各ＩＯ
セル１６に対応する多数のパッド１７が配列されてい
る。
【００１４】パッド１７には、半導体集積回路１３の入
出力端子となる図示しない接続ピンが設けられる。ま
た、前記接続ピンは、対応するパッド１７から、このパ
ッド１７に対応するＩＯセル１６を経て、コア部１５内
に配置された所定の前記機能部分に接続される。
出力端子となる図示しない接続ピンが設けられる。ま
た、前記接続ピンは、対応するパッド１７から、このパ
ッド１７に対応するＩＯセル１６を経て、コア部１５内
に配置された所定の前記機能部分に接続される。
【００１５】本発明に係るストラクチャ１２の集合体で
あるライブラリは、前記自動配置配線装置１０を用い
て、半導体集積回路１３の前記コア部１５内における各
機能部分を構成するインバータ、ノア論理回路のような
論理回路、ＩＯセル１６およびパッド１７のような構成
要素の配置およびそれらの間の配線等を決定するため
に、使用される。
あるライブラリは、前記自動配置配線装置１０を用い
て、半導体集積回路１３の前記コア部１５内における各
機能部分を構成するインバータ、ノア論理回路のような
論理回路、ＩＯセル１６およびパッド１７のような構成
要素の配置およびそれらの間の配線等を決定するため
に、使用される。
【００１６】図１に示されたストラクチャ１２は、例え
ばＩＯセル１６を表す。図１に示す例では、自動配置配
線装置１０の画面１１には、例えば１μｍの設計ルール
により規定された最小配置線間隔Ｓ１に対応するグリッ
ドが表示されている。また、図１に示すストラクチャ１
２は、この所定の設計ルールに沿って形成されている。
従って、図示の例では、ストラクチャ１２の本体部分１
８を規定する外郭線は、前記グリッド上に位置するよう
に形成され、また、グリッド線を中心線として、画面１
１のＹ軸方向に互いに平行に伸長する２本の接続端子１
９が形成されている。
ばＩＯセル１６を表す。図１に示す例では、自動配置配
線装置１０の画面１１には、例えば１μｍの設計ルール
により規定された最小配置線間隔Ｓ１に対応するグリッ
ドが表示されている。また、図１に示すストラクチャ１
２は、この所定の設計ルールに沿って形成されている。
従って、図示の例では、ストラクチャ１２の本体部分１
８を規定する外郭線は、前記グリッド上に位置するよう
に形成され、また、グリッド線を中心線として、画面１
１のＹ軸方向に互いに平行に伸長する２本の接続端子１
９が形成されている。
【００１７】各接続端子１９は、所定の設計ルールに沿
った最小線幅Ｗ１を有する所定の幅寸法Ｗ１を有し、本
体部分１８からＹ軸方向へ向けて伸長する。各接続端子
１９の先端には、頭部２０が設けられている。頭部２０
は、図示の例では、Ｘ軸方向およびＹ軸方向をそれぞれ
１辺とする矩形平面形状を有する。各辺の長さ寸法ａ
は、最小配置線間隔すなわちグリッド間隔Ｓ１を超え
る。
った最小線幅Ｗ１を有する所定の幅寸法Ｗ１を有し、本
体部分１８からＹ軸方向へ向けて伸長する。各接続端子
１９の先端には、頭部２０が設けられている。頭部２０
は、図示の例では、Ｘ軸方向およびＹ軸方向をそれぞれ
１辺とする矩形平面形状を有する。各辺の長さ寸法ａ
は、最小配置線間隔すなわちグリッド間隔Ｓ１を超え
る。
【００１８】頭部２０は、後述する微細ルール上でのス
トラクチャ１２の利用において、後述する配線との接触
面積の増大を図る。より確実な接触面積の増大を図る上
で、頭部２０の各辺の長さ寸法ａを前記グリッド間隔で
ある最小配置線間隔Ｓ１と最小線幅Ｗ１との和の値以上
の値とすることが望ましい。
トラクチャ１２の利用において、後述する配線との接触
面積の増大を図る。より確実な接触面積の増大を図る上
で、頭部２０の各辺の長さ寸法ａを前記グリッド間隔で
ある最小配置線間隔Ｓ１と最小線幅Ｗ１との和の値以上
の値とすることが望ましい。
【００１９】図３は、自動配置配線装置１０の例えば
０．８μｍルール上の画面１１に呼び出された前記スト
ラクチャ１２を示す。ストラクチャ１２は、前記したと
おり、例えば１μｍルールに沿って形成されている。し
かしながら、当該ストラクチャが呼び出されている画面
１１は、このストラクチャ１２の設計ルールよりも微細
な、すなわちグリッド間隔Ｓ２が前記グリッド間隔Ｓ１
よりも小さな、例えば０．８μｍルール上の画面であ
る。そのため、図３に示されているとおり、グリッド間
隔Ｓ１上の画面１１で形成されたストラクチャ１２と、
このストラクチャ１２が呼び出された画面１１（グリッ
ド間隔Ｓ２）との設計ルール差に応じて、図１の画面１
１のグリッド上に位置していた両接続端子１９が、図３
に示す画面１１上では、少なくともその一方に、グリッ
ド位置からのずれを生じる。
０．８μｍルール上の画面１１に呼び出された前記スト
ラクチャ１２を示す。ストラクチャ１２は、前記したと
おり、例えば１μｍルールに沿って形成されている。し
かしながら、当該ストラクチャが呼び出されている画面
１１は、このストラクチャ１２の設計ルールよりも微細
な、すなわちグリッド間隔Ｓ２が前記グリッド間隔Ｓ１
よりも小さな、例えば０．８μｍルール上の画面であ
る。そのため、図３に示されているとおり、グリッド間
隔Ｓ１上の画面１１で形成されたストラクチャ１２と、
このストラクチャ１２が呼び出された画面１１（グリッ
ド間隔Ｓ２）との設計ルール差に応じて、図１の画面１
１のグリッド上に位置していた両接続端子１９が、図３
に示す画面１１上では、少なくともその一方に、グリッ
ド位置からのずれを生じる。
【００２０】０．８μｍルール上の画面１１で配置され
る配線２１は、当該画面上のグリッド線上に位置するよ
うに該グリッド線に対応させて選択的に配置することが
できる。しかしながら、配線２１は、グリッド線間のよ
うなグリッド線上から外れた位置に配置することはでき
ない。そのため、接続端子１９に頭部２０が設けられて
いないと、接続端子１９との間に確実な電気的接続を得
るに充分な接触面積を確保できない事態が生じることが
ある。
る配線２１は、当該画面上のグリッド線上に位置するよ
うに該グリッド線に対応させて選択的に配置することが
できる。しかしながら、配線２１は、グリッド線間のよ
うなグリッド線上から外れた位置に配置することはでき
ない。そのため、接続端子１９に頭部２０が設けられて
いないと、接続端子１９との間に確実な電気的接続を得
るに充分な接触面積を確保できない事態が生じることが
ある。
【００２１】しかしながら、本願発明に係るストラクチ
ャ１２では、その接続端子１９に配線２１との接触面積
の増大を図る頭部２０が設けられている。そのため、図
３の中、右方に位置する接続端子１９に示されていると
おり、たとえ接続端子１９が微細な設計ルール上の画面
１１のグリッド位置から、Ｘ軸方向およびＹ軸方向へ外
れた位置に配置されても、接触面積の増大を図る頭部２
０に配線２１を確実に接続することができることから、
配線２１を頭部２０を経て接続端子１９に確実に接続す
ることができる。
ャ１２では、その接続端子１９に配線２１との接触面積
の増大を図る頭部２０が設けられている。そのため、図
３の中、右方に位置する接続端子１９に示されていると
おり、たとえ接続端子１９が微細な設計ルール上の画面
１１のグリッド位置から、Ｘ軸方向およびＹ軸方向へ外
れた位置に配置されても、接触面積の増大を図る頭部２
０に配線２１を確実に接続することができることから、
配線２１を頭部２０を経て接続端子１９に確実に接続す
ることができる。
【００２２】従って、本発明に係るストラクチャ１２に
よれば、たとえこのストラクチャ１２が所定の設計ルー
ルに沿って形成されていても、この所定の設計ルール上
での使用に加えて、この所定の設計ルールよりも微細な
設計ルール上での使用が可能となることから、このスト
ラクチャ１２を含むライブラリの汎用性が高まり、当該
ライブラリの使用効率を高めて、レイアウト設計の作業
効率を高めることができる。
よれば、たとえこのストラクチャ１２が所定の設計ルー
ルに沿って形成されていても、この所定の設計ルール上
での使用に加えて、この所定の設計ルールよりも微細な
設計ルール上での使用が可能となることから、このスト
ラクチャ１２を含むライブラリの汎用性が高まり、当該
ライブラリの使用効率を高めて、レイアウト設計の作業
効率を高めることができる。
【００２３】〈具体例２〉図４および図５は、本発明に
係るストラクチャ１２を多層配線に適用した例を示す。
具体例２に示すストラクチャ１２は、図４に示すとお
り、具体例１におけると同様な本体部分１８から伸長す
る接続端子１９の先端に、具体例１におけると同様な寸
法を有する矩形平面形状の頭部２０が設けられている。
係るストラクチャ１２を多層配線に適用した例を示す。
具体例２に示すストラクチャ１２は、図４に示すとお
り、具体例１におけると同様な本体部分１８から伸長す
る接続端子１９の先端に、具体例１におけると同様な寸
法を有する矩形平面形状の頭部２０が設けられている。
【００２４】頭部２０は、具体例２では、図５に明確に
示されているとおり、同一の矩形平面形状を有しかつ相
互に間隔をおく上方部分２０ａおよび下方部分２０ｂを
備える。下方部分２０ｂは、具体例１におけると同様
に、接続端子１９の先端にこれと一体的に形成されてい
る。また、上方部分２０ａは、絶縁体２２に形成される
スルーホール２３内に充填される接続部２０ｃを経て、
接続端子１９に一体的に形成される下方部分２０ｂに接
続されている。
示されているとおり、同一の矩形平面形状を有しかつ相
互に間隔をおく上方部分２０ａおよび下方部分２０ｂを
備える。下方部分２０ｂは、具体例１におけると同様
に、接続端子１９の先端にこれと一体的に形成されてい
る。また、上方部分２０ａは、絶縁体２２に形成される
スルーホール２３内に充填される接続部２０ｃを経て、
接続端子１９に一体的に形成される下方部分２０ｂに接
続されている。
【００２５】接続端子１９の頭部２０を、相互に接続さ
れた上方部分２０ａおよび下方部分２０ｂからなる多層
部分で構成することにより、２層配線における上層の配
線に接続端子１９を接続することができる。
れた上方部分２０ａおよび下方部分２０ｂからなる多層
部分で構成することにより、２層配線における上層の配
線に接続端子１９を接続することができる。
【００２６】具体例２では、２層部分２０ａおよび２０
ｂからなる多層構造を示したが、さらに３層以上の多層
構造を採用することができる。
ｂからなる多層構造を示したが、さらに３層以上の多層
構造を採用することができる。
【００２７】前記したところでは、接続端子の頭部が矩
形平面形状を有する例について説明したが、頭部の平面
形状に、例えば長方形、５〜６角形のような多角形形状
あるいは必要に応じて円形等を適宜採用することができ
る。また、ストラクチャを１μｍ設計ルールに沿って形
成した例について説明したが本発明に係るストラクチャ
をこの例に限らず、種々の設計ルールに沿って形成する
ことができる。
形平面形状を有する例について説明したが、頭部の平面
形状に、例えば長方形、５〜６角形のような多角形形状
あるいは必要に応じて円形等を適宜採用することができ
る。また、ストラクチャを１μｍ設計ルールに沿って形
成した例について説明したが本発明に係るストラクチャ
をこの例に限らず、種々の設計ルールに沿って形成する
ことができる。
【００２８】
【発明の効果】本発明によれば、前記したように、ライ
ブラリを構成する各ストラクチャの接続端子に設けられ
た頭部が、当該接続端子とグリッド上に形成される配線
との接触面積の増大を図ることにより、両者の確実な接
続を可能とすることから、所定の設計ルールに沿って形
成された各ストラクチャを当該設計ルールよりも微細な
設計ルール上で使用することが可能となり、ライブラリ
の汎用性を高めることができ、これにより、ライブラリ
の使用効率を高めることができる。
ブラリを構成する各ストラクチャの接続端子に設けられ
た頭部が、当該接続端子とグリッド上に形成される配線
との接触面積の増大を図ることにより、両者の確実な接
続を可能とすることから、所定の設計ルールに沿って形
成された各ストラクチャを当該設計ルールよりも微細な
設計ルール上で使用することが可能となり、ライブラリ
の汎用性を高めることができ、これにより、ライブラリ
の使用効率を高めることができる。
【図１】本発明に係るストラクチャの具体例１を自動配
置配線装置の画面上で部分的に示す概略図である。
置配線装置の画面上で部分的に示す概略図である。
【図２】本発明が適用される半導体集積回路の一例を概
略的に示す平面図である。
略的に示す平面図である。
【図３】図１に示したストラクチャの配線図を示す図１
と同様な図面である。
と同様な図面である。
【図４】本発明に係るストラクチャの具体例２を示す図
１と同様な図面である。
１と同様な図面である。
【図５】図４に示された線V−Vに沿って得られた断面図
である。
である。
１０ 自動配置配線装置 １１ 画面 １２ ストラクチャ １３ 半導体集積回路 １９ 接続端子 ２０（２０ａ、２０ｂ） 頭部 ２１ 配線
Claims (5)
- 【請求項１】 自動配線配置装置で使用され、設計ルー
ル上の最小配線間隔および最小線幅の規格に沿って形成
されたストラクチャの集合体からなるライブラリであっ
て、前記各ストラクチャは、頭部が設けられた接続端子
を有することを特徴とする、自動配線配置装置のための
ライブラリ。 - 【請求項２】 前記頭部は、前記最小配置線間隔を越え
る幅寸法を有する請求項１記載のライブラリ。 - 【請求項３】 前記頭部は、前記最小配置線間隔と前記
最小線幅との和の値以上の幅寸法を有する、請求項１記
載のライブラリ。 - 【請求項４】 前記頭部は、幅寸法および長さ寸法がそ
れぞれ前記和の値以上の寸法を有する矩形平面形状を備
える請求項３記載のライブラリ。 - 【請求項５】 前記頭部は、高さ方向に互いに間隔をお
いて相互に接続された同一平面形状を有する多層部分か
らなる多層構造を呈する請求項１記載のライブラリ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24617997A JP3406809B2 (ja) | 1997-08-27 | 1997-08-27 | 自動配置配線装置のためのライブラリ |
| US09/090,255 US6127208A (en) | 1997-08-27 | 1998-06-04 | Method of manufacturing semiconductor IC |
| US09/559,324 US6484291B1 (en) | 1997-08-27 | 2000-04-27 | Library for storing pattern shape of connecting terminal and semiconductor circuit designed with different design rules |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24617997A JP3406809B2 (ja) | 1997-08-27 | 1997-08-27 | 自動配置配線装置のためのライブラリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174362A true JPH1174362A (ja) | 1999-03-16 |
| JP3406809B2 JP3406809B2 (ja) | 2003-05-19 |
Family
ID=17144699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24617997A Expired - Fee Related JP3406809B2 (ja) | 1997-08-27 | 1997-08-27 | 自動配置配線装置のためのライブラリ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6127208A (ja) |
| JP (1) | JP3406809B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141187A (ja) * | 2008-12-12 | 2010-06-24 | Renesas Technology Corp | 半導体集積回路装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406809B2 (ja) * | 1997-08-27 | 2003-05-19 | 沖電気工業株式会社 | 自動配置配線装置のためのライブラリ |
| US6057169A (en) * | 1998-04-17 | 2000-05-02 | Lsi Logic Corporation | Method for I/O device layout during integrated circuit design |
| US6550047B1 (en) * | 2000-10-02 | 2003-04-15 | Artisan Components, Inc. | Semiconductor chip input/output cell design and automated generation methods |
| US6605962B2 (en) | 2001-05-06 | 2003-08-12 | Altera Corporation | PLD architecture for flexible placement of IP function blocks |
| US6653862B2 (en) * | 2001-05-06 | 2003-11-25 | Altera Corporation | Use of dangling partial lines for interfacing in a PLD |
| US6587989B2 (en) * | 2001-09-14 | 2003-07-01 | Ampro Computers, Inc. | PCB/complex electronic subsystem model |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4742019A (en) * | 1985-10-30 | 1988-05-03 | International Business Machines Corporation | Method for forming aligned interconnections between logic stages |
| EP0457449A1 (en) * | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
| JP2953755B2 (ja) * | 1990-07-16 | 1999-09-27 | 株式会社東芝 | マスタスライス方式の半導体装置 |
| JPH04256338A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | 集積回路の自動レイアウト方式 |
| WO1993012540A1 (en) * | 1991-12-10 | 1993-06-24 | Vlsi Technology, Inc. | Integrated circuit with variable pad pitch |
| US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
| TW369712B (en) * | 1994-10-14 | 1999-09-11 | Ibm | Structure and method for connecting to integrated circuitry |
| GB2300983A (en) * | 1995-05-13 | 1996-11-20 | Holtek Microelectronics Inc | Flexible CMOS IC layout method |
| US5831867A (en) * | 1996-06-24 | 1998-11-03 | Sun Microsystems, Inc. | Method and system for automated electromigration verification in accordance with fabrication process rules |
| US5828102A (en) * | 1996-08-27 | 1998-10-27 | National Semiconductor Corporation | Multiple finger polysilicon gate structure and method of making |
| JP3406809B2 (ja) * | 1997-08-27 | 2003-05-19 | 沖電気工業株式会社 | 自動配置配線装置のためのライブラリ |
-
1997
- 1997-08-27 JP JP24617997A patent/JP3406809B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-04 US US09/090,255 patent/US6127208A/en not_active Expired - Fee Related
-
2000
- 2000-04-27 US US09/559,324 patent/US6484291B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141187A (ja) * | 2008-12-12 | 2010-06-24 | Renesas Technology Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6484291B1 (en) | 2002-11-19 |
| US6127208A (en) | 2000-10-03 |
| JP3406809B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2668981B2 (ja) | 半導体集積回路 | |
| KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| US8680691B2 (en) | Semiconductor device having semiconductor member and mounting member | |
| KR19990055882A (ko) | 반도체 웨이퍼의 구조 및 반도체 칩의 제조 방법 | |
| JP2568748B2 (ja) | 半導体装置 | |
| KR100321594B1 (ko) | 반도체 장치 | |
| JPH1174362A (ja) | 自動配置配線装置のためのライブラリ | |
| JPS621247A (ja) | 半導体装置の製造方法 | |
| KR930000614B1 (ko) | 반도체 집적회로장치 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH08274127A (ja) | 半導体装置 | |
| JPH05144917A (ja) | 半導体装置 | |
| JP2002162448A (ja) | 半導体デバイス及びその検査方法 | |
| JP2010002257A (ja) | プローブカード | |
| JP2006128687A (ja) | 半導体パッケージと共に使用するための基板層及びその形成方法 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP2001015636A (ja) | 表面実装基板 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPS63124539A (ja) | 混成集積回路 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPS63137439A (ja) | 集積回路チツプ | |
| JPH08172246A (ja) | フレキシブル配線基板の構造 | |
| JPH0267729A (ja) | 半導体装置 | |
| JPS63273330A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |