JPH1174651A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JPH1174651A
JPH1174651A JP10041399A JP4139998A JPH1174651A JP H1174651 A JPH1174651 A JP H1174651A JP 10041399 A JP10041399 A JP 10041399A JP 4139998 A JP4139998 A JP 4139998A JP H1174651 A JPH1174651 A JP H1174651A
Authority
JP
Japan
Prior art keywords
conductive
wiring board
printed wiring
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10041399A
Other languages
English (en)
Inventor
Masatome Takada
昌留 高田
Hisashi Minoura
恒 箕浦
Kiyotaka Tsukada
輝代隆 塚田
Hiroyuki Kobayashi
博之 小林
Mitsuhiro Kondo
光広 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP10041399A priority Critical patent/JPH1174651A/ja
Priority to KR1020057009097A priority patent/KR100572143B1/ko
Priority to DE69839486T priority patent/DE69839486D1/de
Priority to PCT/JP1998/000960 priority patent/WO1998040914A1/ja
Priority to EP06011137A priority patent/EP1703555A3/en
Priority to KR1020037015661A priority patent/KR100560624B1/ko
Priority to US09/380,994 priority patent/US7339118B1/en
Priority to KR1019997004221A priority patent/KR100544969B1/ko
Priority to KR10-2003-7015662A priority patent/KR20040006002A/ko
Priority to EP98905817A priority patent/EP1011139B1/en
Publication of JPH1174651A publication Critical patent/JPH1174651A/ja
Priority to US11/420,421 priority patent/US7612295B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】奇数の導電層を効率よく積層し，反りの発生が
なく，各層の剥離を抑制し，導通用孔を正確な位置に形
成できる，プリント配線板及びその製造方法を提供す
る。 【解決手段】奇数ｎの導電層１１〜１３を，絶縁層２１
〜２３を介在させて積層している。第１番目の導電層１
１は部品接続層である。第ｎ番目の導電層１３は，外部
接続端子７を接合する外部接続層である。第２番目から
第（ｎ−１）番目の導電層１２は，内部電流伝達用の電
流伝達層である。第ｎ番目の導電層１３の表面は，外部
接続端子７を露出させた状態で，最外層である第ｎ番目
の絶縁層２３により被覆されている。内部の絶縁層はガ
ラスクロス入りプリプレグであり，外部の絶縁層は樹脂
からなることが好ましい。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は，高密度実装を実現できる多層の
プリント配線板及びその製造方法に関し，特に，奇数の
導電層を有するプリント配線板，アディティブ法等を利
用して作製したビルドアップ層よりなるプリント配線
板，各層の導電層の間を電気的に接続する導通用孔の形
成方法，外部接続用の半田ボールと導通用孔との狭ピッ
チ化に関する。
【０００２】
【従来技術】従来，プリント配線板としては，例えば，
図４２に示すごとく，導電層９１１〜９１４を積層した
ものがある。各導電層９１１〜９１４は導通用孔９３１
〜９３３を通じて互いに電気的に接続している。各絶縁
層９１１〜９１４の間には，絶縁層９２１〜９２３が介
設されている。
【０００３】導電層９１１は，電子部品９６１を搭載し
て電子部品９６１に電流を導出入するための部品接続層
である。一方の最外層の導電層９１１と電子部品９６１
との間は，ボンディングワイヤー９６２により電気的に
接続されている。他方の最外層の導電層９１４は，プリ
ント配線板９４１に流れる電流を外部に導出入する外部
接続端子９７を接合する外部接続層である。内部の導電
層９１２，９１３は，プリント配線板９４１の内部の電
流を伝達するための電流伝達層である。
【０００４】次に，上記プリント配線板の製造方法につ
いて説明する。まず，図４３に示すごとく，絶縁層９２
２の上面及び下面に，導電層９１２，９１３を形成す
る。また，絶縁層９２２を貫通する導通用孔９３２を形
成して，その内壁を金属めっき膜９５により被覆する。
次いで，導通用孔９３２の内部に樹脂９２を充填する。
【０００５】次いで，絶縁層９２２の上面には絶縁層９
２１及び銅箔を，下面には絶縁層９２３及び銅箔を積層
し，次いで銅箔をエッチングして，導電層９１１，９１
４を形成する。次いで，図４４に示すごとく，絶縁層９
２１，９２３に，内部の導電層９１２，９１３の表面を
露出させる導通用孔９３１，９３３を形成する。
【０００６】次いで，図４２に示すごとく，導通用孔９
３１，９３３の内壁に金属めっき膜９５を形成する。次
いで，最外層の導電層９１４の表面に外部接続端子９７
を接合する。以上により，プリント配線板９４１が得ら
れる。
【０００７】上述の図４３，図４４に示す方法を繰り返
すことにより，プリント配線板９４１の導電層の積層数
を増加する事ができる。この場合，得られたプリント配
線板は，中心となる絶縁層９２２の上面及び下面の両側
に，絶縁層及び導電層が繰り返し積層されることとな
る。そのため，上述の製造方法によると，偶数の導電層
が形成される。
【０００８】
【解決しようとする課題】しかしながら，上記従来のプ
リント配線板の製造方法は，偶数の導電層を効率良く積
層することはできるが，奇数の導電層を積層するには不
向きである。
【０００９】即ち，図４５に示すごとく，５層の導電層
９１０〜９１４を積層してなるプリント配線板を製造す
る場合を例示説明すると，まず，上記と同様の製造方法
により，図４６に示すごとく，第２番目から第５番目の
導電層９１１〜９１４を積層する。但し，導電層９１４
は，パターン形成していない銅箔である。次いで，図４
７に示すごとく，導電層９１４をすべて除去する。次い
で，図４８に示すごとく，導通用孔９３１を孔明けし，
その内壁に金属めっき膜９５を形成する。次いで，図４
９に示すごとく，プリプレグを積層，圧着して，絶縁層
９２０，９２４を形成する。次いで，絶縁層９２０，９
２４の両方の表面に導電層９１０，９１４を形成する。
次いで，図５０に示すごとく，絶縁層９２０，９２４に
導通用孔９３０，９３３を形成する。次いで，図４５に
示すごとく，導通用孔９３０，９３３の内壁に金属めっ
き膜９５を形成する。
【００１０】このように，奇数の導電層を有するプリン
ト配線板を製造する場合には，プレス（圧着）後のプリ
ント配線板の反りを防止するため，一旦内層の導電層９
１１，９１４を形成した後に，一方の導電層９１４を除
去する操作が必要である。そのため，無駄な作業を行う
ことになり，製造上極めて非効率である。また，絶縁層
の厚みが大きくなり，プリント配線板の小型化にそぐわ
ない。
【００１１】そこで，一方の絶縁層９２１の片面にだ
け，絶縁層９２０及び導電層９１０を形成することが考
えられる。しかし，この場合には，絶縁層９２０を形成
するためのプリプレグの圧着工程の際に，プリント配線
板に反りが発生する場合がある。
【００１２】また，多層積層型のプリント配線板におい
ては，内部に埋め込まれる内部絶縁層９２１，９２３
は，樹脂よりなるため，その吸水率は０．５〜１．０％
と高く，多くの水分を含んでいる。この水分は時間経過
と共に自然と気化し，水蒸気となり，絶縁層９２１と隣
接する絶縁層９２２，９２０との間，絶縁層９２３と隣
接する絶縁層９２２，９２４との間等に集中して溜まっ
てしまう。
【００１３】このため，層間の密着性が低下し，各層が
剥離し易くなるおそれがあった。特に積層数が多くなる
に連れて，水分を含む内部絶縁層が多くなり，各層間で
剥離が生じる傾向が高くなる。
【００１４】また，プリント配線板を製造するに当たっ
ては，従来，例えば，我々が先に発明した先願の特願平
８−２１９７５号に開示した方法がある。即ち，図５１
に示すごとく，Ｓ９１工程において，各絶縁層に導電層
を形成する。次いで，Ｓ９２工程において，各絶縁層に
導通用孔形成用の貫通孔を形成する。このＳ９１，Ｓ９
２工程は，積層する絶縁層の枚数ｎだけ行う。次いで，
Ｓ９３工程において，これらのｎ枚数の絶縁層を接着材
を介して積層し，各貫通孔が連結して導通用孔を形成す
るように位置あわせを行う。次いで，Ｓ９４工程におい
て，加熱等により接着材を溶融させて，圧着して，多層
基板となす。次いで，Ｓ９５工程において，導通用孔の
内部に導電性物質，例えば半田等を充填して，導通用孔
に導電性を付与する。以上により，プリント配線板を得
る。
【００１５】しかしながら，上記従来のプリント配線板
の製造方法においては，各絶縁層ごとに，導通用孔形成
用の貫通孔を形成しなければならない。そのため，孔明
け操作が煩雑となる。また，各貫通孔の位置あわせを行
う必要がある。特に，導通用孔の狭小化に伴って，各貫
通孔の正確な位置あわせが困難となってきた。
【００１６】また，多層のプリント配線板においては，
その最表面層に半田ボールなどの外部端子を接続するた
めのパッドが設けられている。この場合，導通用孔とパ
ッドとの間を接続回路により電気的に接続する必要があ
る。しかし，接続回路に要される面積が大きくなり，基
板表面の高密度実装が妨げられる。特に多層のプリント
配線板においては，最表面部における高密度配線が要求
される。また，外部接続端子を通じて多量の電気の授受
を行う必要がある。
【００１７】本発明はかかる従来の問題点に鑑み，多層
のプリント配線板の電気特性を向上させることができる
プリント配線板及びその製造方法を提供することを目的
とし，特に，第１に，反りの発生を防止して奇数の導電
層を効率よく積層，形成すること，第２に，各層の剥離
を抑制すること，第３に，導通用孔を正確な位置に形成
すること，第４に，外部接続用の半田ボールを通じて多
量の電気情報の授受を行い，かつ表面実装の高密度化を
図ることを目的とする。
【００１８】
【課題の解決手段】第１の発明は，奇数ｎの導電層を，
絶縁層を介在させて積層してなるとともに各導電層は導
通用孔を通じて互いに電気的に接続してなるプリント配
線板であって，第１番目の導電層は，電子部品を搭載し
て電子部品に電流を導出入するための部品接続層であ
り，第ｎ番目の導電層はプリント配線板に流れる電流を
外部に導出入する外部接続端子を接合する外部接続層で
あり，第２番目から第（ｎ−１）番目の導電層はプリン
ト配線板の内部の電流を伝達するための電流伝達層であ
り，かつ，上記第ｎ番目の導電層の表面は，上記外部接
続端子を露出させた状態で，最外層である第ｎ番目の絶
縁層により被覆されていることを特徴とするプリント配
線板である。
【００１９】第１の発明において最も注目すべきこと
は，導電層が奇数ｎであること，第ｎ番目の導電層の表
面は，上記外部接続端子を露出させた状態で，最外層で
ある第ｎ番目の絶縁層により被覆されていることであ
る。
【００２０】第１の発明において，奇数ｎとは，１を除
く，３，５，７等の，２で割り切れない整数をいう。奇
数ｎを除くのは，１の導電層の場合には，プリント配線
板にはならないからである。
【００２１】第１の発明の作用及び効果について説明す
る。第１の発明のプリント配線板は，奇数ｎの導電層
が，奇数ｎの絶縁層の間に形成されている。第（ｎ＋
１）／２番目の絶縁層は中心絶縁層であり，その上面及
び下面には，同数の絶縁層を設けている。そのため，絶
縁層形成用のプリプレグの圧着の際に，プリント配線板
に反りが発生することはない。
【００２２】また，上記の中心絶縁層を中心として，そ
の上面及び下面に，効率よく導電層を積層，形成するこ
とができる。従って，第１の発明のプリント配線板は，
奇数ｎの導電層を効率よく積層することができる構造で
ある。
【００２３】また，最後の第ｎ番目の導電層は，最外層
である第ｎ番目の絶縁層により被覆されている。そのた
め，第ｎ番目の導電層は，プリント配線板の内部に埋設
されることとなる。しかし，第ｎ番目の導電層と接続す
る外部接続端子が，最外層の第ｎ番目の絶縁層の接合用
孔から露出している。そのため，プリント配線板の外部
への電気の導出入は，外部接続端子を通じて行うことが
できる。
【００２４】上記外部接続端子は，半田ボールであるこ
とが好ましい。これにより，第ｎ番目の導電層から，安
定して電気の導出入を行う事ができる。
【００２５】また，第ｎ番目の導電層の表面に外部接続
端子を接合するとともに，その表面の第ｎ番目の絶縁層
の表面にも第（ｎ＋１）番目の導電層を設けることがで
きる。この場合には，偶数層の導電層が形成されること
となる。また，上記第（ｎ＋１）番目の導電層の表面に
外部接続端子を接合することができる。
【００２６】上記プリント配線板を製造する方法として
は，例えば，奇数ｎの導電層を，絶縁層を介在させて積
層してなるとともに各導電層は導通用孔を通じて互いに
電気的に接続してなるプリント配線板を製造する方法に
おいて，第２番目の導電層から第ｎ番目の導電層の間
に，絶縁層を介設するとともに各導電層を電気的に接続
する導通用孔を形成する工程と，第２番目の導電層の表
面にはプリプレグ及び銅箔を積層し，第ｎ番目の導電層
の表面にはプリプレグを積層し，圧着して，奇数ｎの絶
縁層からなる多層板を形成するとともに第２番目から第
ｎ番目の導電層を上記多層板の内部に配置する工程と，
上記銅箔をエッチングして，第１番目の導電層を形成す
る工程と，第１番目の絶縁層に導体用孔を孔明けすると
ともに第ｎ番目の絶縁層に接合用孔を孔明けする工程
と，第１番目の絶縁層の導体用孔の内壁に，第１番目の
導電層と第２番目の導電層とを電気的に接続する金属め
っき膜を形成する工程と，第ｎ番目の絶縁層の導体用孔
から露出した第ｎ番目の導電層の表面に外部接続端子を
接合する工程とからなることを特徴とするプリント配線
板の製造方法がある。
【００２７】この製造方法において最も注目すべきこと
は，第２番目の導電層の表面には，プリプレグ及び第１
番目の導電層を形成するための銅箔を積層し，第ｎ番目
の導電層の表面には銅箔を積層することなくプリプレグ
だけを積層する。そして，これらを圧着すると，第１番
目の絶縁層と第ｎ番目の絶縁層とが，同時に圧着，形成
される。そのため，すでに積層，一体化された第２番目
から第（ｎ−１）番目の絶縁層の上面及び下面は，圧着
時に，プリプレグから均等に熱応力を受ける。そのた
め，プリント配線板に反りが発生することはない。
【００２８】また，最後の第ｎ番目の導電層の表面には
プリプレグの積層，圧着により絶縁層により被覆する。
この状態では，第ｎ番目の導電層から外部への電流の導
出入はできない。しかし，その後，最外層の絶縁層に接
合用孔を孔明けして，該接合用孔から外部接続端子を露
出させている。そのため，この外部接続端子を通じて，
最後の第ｎ番目の導電層から外部への電流の導出入を行
う事ができる。
【００２９】また，上記外部接続端子は，半田ボールで
あることが好ましい。これにより，第ｎ番目の導電層か
ら外部に電流を安定して導出入することができる。
【００３０】上記導電層は，例えば，配線回路，パッ
ド，端子，ランド等の，絶縁基板の表面に形成し得るあ
らゆる導電性パターンをいう。導体パターンは，例え
ば，金属箔のエッチング，金属めっき等により形成す
る。上記絶縁層としては，合成樹脂単体，プリプレグ等
がある。上記合成樹脂としては，エポキシ樹脂，フェノ
ール樹脂，ポリイミド樹脂，ポリブタジエン樹脂，弗素
樹脂等がある。
【００３１】また，第１の発明のプリント配線板は，例
えばメモリーモジュール，マルチチップモジュール，マ
ザーボード，ドーターボード，プラスチックパッケージ
などに利用できる。
【００３２】また，上記導通用孔の孔明け，接合用孔の
孔明けは，例えば，レーザー光を絶縁層の孔明け部分に
照射する方法，化学的に絶縁層の孔明け部分を溶融する
方法，ドリルを用いる加工方法等がある。
【００３３】第２の発明は，表面に導体回路を設けた内
部絶縁基板と該内部絶縁基板の表面に積層された少なく
とも一層の内部絶縁層と，該内部絶縁層の表面に積層さ
れた外部絶縁層とを有し，上記内部絶縁層の表面には内
部導体回路を，上記外部絶縁層の表面には外部導体回路
を設けたプリント配線板において，上記内部絶縁層はガ
ラスクロス入りプリプレグよりなり，上記外部絶縁層は
樹脂よりなることを特徴とするプリント配線板にある。
【００３４】上記ガラスクロス入りプリプレグとは，ガ
ラスクロスを基材としてこれに樹脂を含浸させて構成し
た材料であるが，第２の発明においては特にガラスクロ
スを３０〜７０重量％含有するものを使用することが好
ましい。これにより，吸水率を低く抑制し層間の剥離を
防止できる。一方，３０重量％未満の場合には吸水率が
高くなり層間剥離が生ずるおそれがある。また，７０重
量％を超える場合には，樹脂の絶対量が少ないため，層
間の密着性が低くなるおそれがある。また，上記外部絶
縁層を内部絶縁層と同様のプリプレグを用いて構成する
こともできる。
【００３５】なお，第２の発明にかかるプリント配線板
の内部絶縁基板，内部絶縁層，外部絶縁層には，導通用
孔，ブラインドビアホール，ビアホール等を設けること
ができる。また，外部絶縁層には半田ボール載置用のラ
ンド，外部導体回路間の絶縁等を確保するためのソルダ
ーレジスト等を設けることもできる。つまり，第２の発
明のプリント配線板についても一般的なプリント配線板
に設ける各種の構造を設けることができる。
【００３６】第２の発明の作用につき，以下に説明す
る。第２の発明のプリント配線板においては，内部絶縁
層をガラスクロス入りプリプレグより構成し，上記外部
絶縁層を樹脂より構成する。即ち，上記内部絶縁層はガ
ラスクロスを含むため，吸水率が低く抑えられている。
このため，上記内部絶縁層全体としての吸水率が低下す
る。
【００３７】よって，上記内部絶縁層に含まれる水分の
絶対量が減り，これらの水分の気化により発生する水蒸
気の絶対量も減少する。このため，層間に溜まる水蒸気
の量も減少し，層間の密着性を高めることができる。つ
まり，第２の発明にかかるプリント配線板は層間の剥離
が生じ難く，信頼性の高い構造を有する。
【００３８】また，上記外部絶縁層は樹脂よりなるた
め，ファインパターンの形成が容易となる。よって，第
２の発明にかかるプリント配線板にて高密度基板を作成
することも容易に行うことができる。
【００３９】以上のように，第２の発明によれば，各層
の剥離が生じ難く，より多層構造に構成した場合であっ
ても高い信頼性を維持できる，プリント配線板を提供す
ることができる。
【００４０】なお，第２の発明にかかるプリント配線板
は信頼性が高いことから，例えば，メモリーモジュー
ル，マルチチップモジュール，マザーボード，ドーター
ボード，プラスチックパッケージ等に使用することがで
きる。上記内部絶縁層は二層以上であることが好まし
い。これにより，より多層構造で信頼性の高いプリント
配線板を得ることができる。
【００４１】上記内部絶縁層の吸水率は０．１〜０．３
％であることが好ましい。これにより，第２の発明にか
かる効果をより確実に得ることができる。上記吸水率が
０．１％未満であるようなプリプレグは製造し難く，一
方，吸水率が０．３％より大となった場合には，水分の
含有量が増大するため，第２の発明にかかる効果を得ら
れなくなるおそれがある。
【００４２】第３の発明は，複数の導電層を絶縁層を介
在して積層してなり，上記導電層は導通用孔を通じて電
気的に接続してなるプリント配線板の製造方法におい
て，複数の絶縁層に導電層を形成し，次いで，上記絶縁
層を積層し，圧着して，多層基板となし，次いで，上記
多層基板の導通用孔形成部分にレーザー光を照射するこ
とにより導通用孔を孔明けするとともに該導通用孔の底
部を導電層に至らしめ，次いで，上記導通用孔に半田ボ
ールを溶融接合するとともに上記導通用孔の内部に半田
を充填することを特徴とするプリント配線板の製造方法
である。
【００４３】第３の発明の作用及び効果について説明す
る。第３の発明においては，絶縁層を積層した後に，レ
ーザー光を照射して，導通用孔を形成している。そのた
め，１回の孔明け操作で，各絶縁層を貫通する導通用孔
を形成することができる。また，各絶縁層ごとに導通用
孔形成用の貫通孔を形成する必要がない。ゆえに，導通
用孔を容易に形成することができる。
【００４４】また，第３の発明によれば，深さの異なる
導通用孔を１回の孔明け操作で形成することができる。
また，従来のように，貫通孔を連結するための各絶縁層
の位置決めが不要となる。更に，狭小化した導通用孔で
あっても，正確に形成することができる。
【００４５】また，上記導通用孔の内部には半田を充填
するとともに上記導通用孔の開口部に半田ボールを溶融
接合している。そのため，内部の導電層を流れる電流
を，上記半田及び半田ボールを介して容易に外部に取り
出すことができる。
【００４６】上記導通用孔の内壁には，金属めっき膜を
被覆することが好ましい。これにより，導通用孔に導通
性を容易に付与することができる。
【００４７】上記導電層の厚みは，１０〜７０μｍであ
ることが好ましい。１０μｍ未満の場合には，レーザー
光の照射により，導電層に孔が空いてしまうおそれがあ
る。一方，７０μｍを越える場合には，導電層のパター
ン形成が困難となるおそれがある。
【００４８】上記絶縁層は，ガラス繊維入り樹脂からな
るフレキシブルフィルムであることが好ましい。これに
より，レーザー光による孔明け操作が容易となる。ま
た，プリント配線板の薄層化を実現することができる。
【００４９】上記レーザー光としては，例えば，炭酸ガ
スレーザー，エキシマレーザー等を用いる。上記絶縁層
としては，例えば，合成樹脂単体，合成樹脂と無機フィ
ラーとよりなる樹脂基材，合成樹脂と無機質クロスとよ
りなるクロス基材等を用いることができる。上記合成樹
脂としては，例えば，エポキシ樹脂，フェノール樹脂，
ポリイミド樹脂，ポリブタジエン樹脂，弗化樹脂等があ
る。これらの合成樹脂のみによる絶縁層は，プリプレ
グ，ソルダーレジストとして他の絶縁層の間に積層形成
する場合がある。
【００５０】また，上記合成樹脂に添加する無機フィラ
ーとしては，ガラス短繊維，シリカ粉末，マイカ粉末，
アルミナ，カーボンなどがある。合成樹脂と無機フィラ
ーとの混合物よりなる基材は，合成樹脂単体の場合に比
較して強度が高い。また，上記クロス基材とは，ガラス
−エポキシ基板，ガラス−ポリイミド基板など，布状に
織成又は編成したクロスと合成樹脂とからなる基板をい
う。かかるクロス基材としては上記クロスに合成樹脂を
含浸させた基材がある。また，該クロスの材料として
は，ガラス繊維クロス，カーボンクロス，アラミドクロ
スなどがある。合成樹脂は上記と同様の材料を用いる。
【００５１】上記導電層としては，配線パターン，パッ
ド，ランド，端子等，絶縁層の平面方向に形成された導
電性パターンをいう。導電層は，金属箔のエッチング，
金属めっき等により形成することができる。
【００５２】第３の発明により製造されたプリント配線
板は，例えば，メモリーモジュール，マルチチップモジ
ュール，マザーボード，ドーターボード，プラスチック
パッケージ等に利用することができる。
【００５３】第４の発明は，絶縁基板を貫通する導通用
孔と，該導通用孔の一方の開口部を被覆する被覆パッド
と，上記導通用孔の他方の開口部を開口させたまま該開
口部の周縁に設けた導体回路とからなり，上記被覆パッ
ドと上記導体回路との間は，上記導通用孔の内壁を被覆
する金属めっき膜を通じて電気的に接続されており，上
記被覆パッドの表面には，外部接続用の半田ボールが接
合されていることを特徴とするプリント配線板である。
【００５４】第４の発明の作用及び効果について説明す
る。第４の発明においては，導通用孔の一方の開口部を
被覆パッドにより被覆し，該被覆パッドの表面に半田ボ
ールを接合している。そのため，半田ボール接合用の被
覆パッドを，導通用孔とほぼ同じ位置に設けることがで
きる。
【００５５】それゆえ，導通用孔に必要な領域と半田ボ
ール接合に必要な領域とを重複して設けることができ，
従来のように導通用孔用の領域と半田ボール接合用の領
域とを別々に設ける必要はない。このため，導通用孔と
半田ボールとを高密度に実装することができる。また，
導通用孔及び半田ボールに必要な領域の狭小化によっ
て，絶縁基板の表面に余剰領域が生まれ，そこに導体回
路等を設けることができる。従って，絶縁基板の表面実
装の高密度化を図ることができる。また，特に表面高密
度実装が要求される多層積層型のプリント配線板に対し
ては，第４の発明はその要求を十分に満足するものであ
る。
【００５６】上記半田ボールは，上記導通用孔の中心軸
線上に配置されていることが好ましい。これにより，導
通用孔と半田ボールとが同一軸線上に位置することにな
るため，両者に必要とされる領域の更なる狭小化を図る
ことができる。
【００５７】また，上記半田ボールは，上記導通用孔に
対してずれた位置に配置されていてもよい。この場合に
は，導通用孔及び半田ボール接合に必要とされる領域面
積が上記同一軸線上に配置する場合よりも大きくなる
が，従来のように，導通用孔形成用の領域と半田ボール
接合用の領域とを全く別々に設ける場合よりも狭い領域
に，両者を設けることができる。
【００５８】上記絶縁基板の表面はソルダーレジストに
より被覆されているとともに，上記導通用孔の内部には
ソルダーレジストが充填されていることが好ましい。こ
れにより，絶縁基板表面の導体回路及び導通用孔の内壁
の金属めっき膜を湿気，外傷等から保護することができ
る。なお，被覆パッドにおける半田ボール接合部は，ソ
ルダーレジストから露出させておく。また，上記半田ボ
ール以外の端子接続部を設ける場合には，その部分もソ
ルダーレジストから露出させておく。また，導通用孔の
中には，ソルダーレジストの代わりに，半田等の導電性
金属等の充填物が充填されていてもよい。
【００５９】また，第５の発明は，絶縁基板を貫通する
導通用孔と，該導通用孔の一方の開口部を開口させたま
ま該開口部の周縁に設けたリング状パッドと，上記導通
用孔の他方の開口部を被覆する被覆パッドと，該被覆パ
ッドと接続する導体回路とからなり，上記リング状パッ
ドと上記被覆パッドとの間は，上記導通用孔の内壁を被
覆する金属めっき膜を通じて電気的に接続されており，
上記リング状パッドの表面には，外部接続用の半田ボー
ルが接合されていることを特徴とするプリント配線板で
ある。
【００６０】第５の発明においては，導通用孔の一方の
開口部の周縁にリング状パッドを設け，該リング状パッ
ドの表面に半田ボールを接合している。そのため，半田
ボールを，導通用孔とほぼ同じ位置に設けることができ
る。それゆえ，導通用孔に必要な領域と半田ボール接合
に必要な領域とを重複して設けることができ，従来のよ
うに導通用孔用の領域と半田ボール接合用の領域とを別
々に設ける必要はない。このため，導通用孔と半田ボー
ルとを高密度に実装することができる。また，導通用孔
と半田ボールに必要な領域の狭小化によって，絶縁基板
の表面に余剰領域が生まれ，そこに導体回路等を設ける
ことができる。従って，絶縁基板の表面実装の高密度化
を図ることができる。
【００６１】上記半田ボールは，上記導通用孔の中心軸
線上に配置されているとともに，上記導通用孔の内部
は，半田ボールの下部の半田により充填されていること
が好ましい。これにより，導通用孔と半田ボールとが同
一軸線上に位置することになるため，両者に必要とされ
る領域の狭小化を図ることができる。
【００６２】また，上記半田ボールは，上記導通用孔に
対してずれた位置に配置されていてもよい。この場合に
は，導通用孔と半田ボールとに必要とされる領域面積が
上記同一軸線上に配置する場合よりも大きくなるが，従
来のように導通用孔形成用の領域と半田ボール接合用の
領域とを全く別々に設ける場合よりも狭い領域に，両者
を設けることができる。
【００６３】上記絶縁基板の表面は，ソルダーレジスト
により被覆されていることが好ましい。これにより，絶
縁基板表面の導体回路を湿気，外傷等から保護すること
ができる。なお，被覆パッドにおける半田ボール接合部
は，ソルダーレジストから露出させておく。また，上記
半田ボール以外の端子接続部を設ける場合には，その部
分もソルダーレジストから露出させておく。
【００６４】
【発明の実施の形態】
実施形態例１ 第１の発明の実施形態例に係るプリント配線板につい
て，図１〜図９を用いて説明する。本例のプリント配線
板４１は，図１に示すごとく，３層の導電層１１〜１３
を，絶縁層２１〜２３を介在させて積層してなる。各導
電層１１〜１３は導通用孔３１，３２を通じて互いに電
気的に接続している。
【００６５】第１番目の導電層１１は，電子部品６１を
搭載して電子部品６１に電流を導出入するための部品接
続層である。第２番目の導電層１２は，プリント配線板
４１の内部の電流を伝達するための電流伝達層である。
【００６６】第３番目の導電層１３は，プリント配線板
４１に流れる電流を外部に導出入するための外部接続端
子７を接合する外部接続層である。第３番目の導電層１
３の表面は，外部接続端子７を露出させた状態で，最外
層である第３番目の絶縁層２３により被覆されている。
外部接続端子７は，半田ボールである。
【００６７】次に，上記プリント配線板の製造方法につ
いて説明する。まず，図２に示すごとく，第２番目の絶
縁層２２の上面及び下面に銅箔１を貼着する。次いで，
図３に示すごとく，ドリルを用いて，絶縁層２２及び銅
箔１に導通用孔３２を孔明けし，次いで，銅箔をエッチ
ングして，導電層１２，１３を形成する。次いで，図４
に示すごとく，導通用孔３２の内壁に，化学銅めっき及
び電気銅めっき処理を行い，金属めっき膜５を形成す
る。このとき，導電層１２，１３の表面は，金属めっき
膜５により被覆される。
【００６８】次いで，図５に示すごとく，印刷法を用い
て，導通用孔３２の内部に，ペースト状の樹脂２を充填
する。次いで，導電層１２，１３の表面に，黒化皮膜１
０を形成する。黒化皮膜１０は，導電層と，その表面に
積層される絶縁層との密着性を高めるために行う。
【００６９】次いで，図６に示すごとく，導電層１２の
表面にはプリプレグ２０及び銅箔１を積層し，導電層１
３の表面にはプリプレグ２０だけを積層し，これらを熱
圧着する。これにより，図７に示すごとく，第２番目の
絶縁層２２の上面，及び下面に絶縁層２１，２３が形成
され，絶縁層２１の表面には銅箔１が貼着する。次い
で，銅箔１をエッチングして，図８に示すごとく，第１
番目の導電層１１を形成する。
【００７０】次いで，図８，図９に示すごとく，絶縁層
２１の導通用孔形成部分３９に，レーザー光６を照射し
て，内部の導電層１２に達する導通用孔３１を明ける。
また，絶縁層２３の接合用孔形成部分３０にも，レーザ
ー光６を照射して，内部の導電層１３に達する接合用孔
３を明ける。
【００７１】次いで，図１に示すごとく，化学銅めっき
処理及び電気銅めっき処理を行い，導通用孔３１の内壁
に，金属めっき膜５を形成する。次いで，接合用孔３の
内部に，ボール状の半田を供給して，導電層１３と接合
する外部接続端子７を形成する。以上により，プリント
配線板４１が得られる。
【００７２】上記プリント配線板４１には，第１番目の
絶縁層２１の表面に，半田等の接着剤６１１により電子
部品６１を接着する。電子部品６１は，ボンディングワ
イヤー６２を用いて，導電層１１と電気的に接続する。
また，外部接続端子７は，マザーボード８の表面のパッ
ドと接合される。
【００７３】次に，本例の作用及び効果について説明す
る。本例のプリント配線板４１は，図１に示すごとく，
３層の導電層１１〜１３が，３層の絶縁層２１〜２３の
間に形成されている。３層の絶縁層２１〜２３の中，第
２番目の絶縁層２２は中心絶縁層であり，その上面及び
下面には，同数の絶縁層が設けられている。そのため，
図６，図７に示すごとく，絶縁層形成用のプリプレグ２
０の圧着の際にプリント配線板に反りが発生することは
ない。
【００７４】また，上記の中心の絶縁層２２を中心とし
て，その上面及び下面に，効率よく導電層１１，１４を
積層，形成することができる。従って，本例のプリント
配線板４１は，３層の導電層１１〜１３を効率よく積層
することができる構造である。
【００７５】また，最後の第３番目の導電層１３は，最
外層である第３番目の絶縁層２３により被覆されてい
る。そのため，第３番目の導電層１３は，プリント配線
板４１の内部に埋設されることとなる。しかし，第３番
目の導電層１３と接続する外部接続端子７が，最外層の
第３番目の絶縁層２３の接合用孔３から露出している。
そのため，プリント配線板４１の外部への電気の導出入
は，外部接続端子７を通じて行うことができる。
【００７６】また，外部接続端子７は，半田ボールであ
る。そのため，内部の導電層１３との接合が容易で，外
部のマザーボード８に対して，プリント配線板４１を安
定して接合することができる。
【００７７】また，本例のプリント配線板の製造方法に
おいては，図６に示すごとく，第２番目の導電層１２の
表面には，プリプレグ２０及び第１番目の導電層を形成
するための銅箔１を積層し，第３番目の導電層１３の表
面には銅箔を積層することなくプリプレグ２０だけを積
層する。そして，これらを圧着すると，第１番目の絶縁
層２１と第４番目の絶縁層２４とが，同時に圧着，形成
される。そのため，すでに積層，一体化された第２番目
の絶縁層２２の上面及び下面に，圧着時に，表面のプリ
プレグ２０から均等に熱応力を受ける。そのため，プリ
ント配線板４１に反りが発生することはない。
【００７８】また，最後の第３番目の導電層１３の表面
は，絶縁層２３により被覆する。この状態では，第３番
目の導電層１３から外部への電流の導出入はできない。
しかし，その後，最外層の絶縁層２４に接合用孔３を孔
明けして，該接合用孔３から外部接続端子７を露出させ
る。すると，この外部接続端子７を通じて，最後の第３
番目の導電層１３から外部への電流の導出入を行う事が
できる。
【００７９】実施形態例２ 本例のプリント配線板は，図１０に示すごとく，５層の
導電層１１〜１５を積層している。第１番目の導電層１
１は，電子部品６１を搭載して電子部品６１に電流を導
出入するための部品接続層である。第２番目から第４番
目の導電層１２〜１４は，プリント配線板４２の内部の
電流を伝達するための電流伝達層である。
【００８０】第５番目の導電層１５は，プリント配線板
４２に流れる電流を外部に導出入するための外部接続端
子７を接合する外部接続層である。第５番目の導電層１
５の表面は，外部接続端子７を露出させた状態で，最外
層である第５番目の絶縁層２５により被覆されている。
【００８１】本例のプリント配線板４２を製造するに当
たっては，実施形態例１と同様に，中心の第３番目の絶
縁層２３に導電層１３，１４，導通用孔３３を形成す
る。次いで，導電層１３，１４の表面に，絶縁層２２，
２４を積層するとともに，その表面に導電層１２，１５
を形成する。次いで，絶縁層２２，２４に導通用孔３
２，３４を形成し，内壁に金属めっき膜５を形成する。
【００８２】次いで，導電層１２，１５の表面に，実施
形態例１と同様に，第１番目の絶縁層２１，導電層１
１，及び導通用孔３１を形成するとともに，第５番目の
絶縁層２５，導電層１５，及び接合用孔３を形成する。
以上により，５層の導電層１１〜１５を有するプリント
配線板４２が得られる。その他は，実施形態例１と同様
である。本例においても，実施形態例１と同様の効果を
得ることができる。
【００８３】実施形態例３ 第２の発明の実施形態例にかかるプリント配線板につ
き，図１１を用いて説明する。図１１に示すごとく，本
例のプリント配線板１０１は，表面に導体回路１１５を
設けた内部絶縁基板１１６と該内部絶縁基板１１６の表
面に積層された内部絶縁層１１７と，該内部絶縁層１１
７の表面に積層された外部絶縁層１１８とを有し，上記
内部絶縁層１１７の表面には内部導体回路１２５を，上
記外部絶縁層１１８の表面には外部導体回路１３５を設
けてある。そして，上記内部絶縁層１１７はガラスクロ
ス入りプリプレグよりなり，上記外部絶縁層１１８は樹
脂よりなる。なお，上記内部絶縁層１１７はガラスクロ
スにエポキシ樹脂を含浸させたプリプレグよりなり，上
記外部絶縁層１１８はエポキシ樹脂にて構成する。
【００８４】次に，本例にかかるプリント配線板１０１
の詳細について以下に説明する。上記プリント配線板１
０１における内部絶縁基板１１６の両表面には導体回路
１１５が設けてある。上記内部絶縁基板１１６には半田
１１１が充填された導通用孔１１０が設けてあり，該導
通用孔１１０によって，内層導体回路１１間の導通が確
保されている。上記内層導体回路１１は銅箔パターン１
１２と該銅箔パターン１１２の表面に設けためっき膜１
１３とよりなる。
【００８５】上記内部絶縁層１１７は上記内部絶縁基板
１１６の両面にそれぞれ一層づつ設けてある。上記内部
絶縁層１１７には壁面にめっき膜１２３が形成されたブ
ラインドビアホール１２０が設けてある。また，上記内
部絶縁層１１７の表面には内部導体回路１２５が設けて
ある。上記内部導体回路１２５は銅箔パターン１２２と
めっき膜１２３とよりなる。
【００８６】上記外部絶縁層１１８は上記内部絶縁層１
１７の表面にそれぞれ設けてある。上記外部絶縁層１１
８には壁面にめっき膜１３３が形成されたビアホール１
３０が設けてある。また，上記外部絶縁層１１８の表面
には外部導体回路１３５が設けてある。上記外部導体回
路１３５は銅箔パターン１３２とめっき膜１３３とより
なる。なお，図示を略したが，上記外部絶縁層１１８５
の表面は部分的にソルダーレジストにより被覆され，ま
た半田ボール載置用のランドが設けられている。
【００８７】次に，上記プリント配線板を作製する方法
につき説明する。この製造方法は，ビルドアップ法及び
アディティブ法を利用して，内部絶縁層１１７，外部絶
縁層１１８を形成し，導体回路，導通用孔を形成する方
法である。即ち，まず，その表面に銅箔を有する銅張積
層板を準備する。次に，上記銅箔をエッチングによりパ
ターニングし，銅箔パターン１１２とする。その後，上
記銅張積層板に対し導通用孔１１０を設ける。
【００８８】次に，上記導通用孔１１０の壁面及び上記
銅箔パターン１１２に対し無電解銅めっきによるめっき
膜１１３を形成する。以上により，上記導通用孔１１０
と導通した導体回路１１を得る。その後，上記導通用孔
１１０に対し半田１１１を充填する。
【００８９】次に，上記内部絶縁基板１１６の両面に対
し，プリプレグ，銅箔を積層し，圧着する。これによ
り，名愛撫絶縁基板１１６の表面に，内部絶縁層１１７
を介して銅箔を積層する。次に，上記銅箔をパターニン
グし，銅箔パターン１２２とする。その後，レーザー光
を照射して，内部絶縁層１１７に対しブラインドビアホ
ール１２０を形成する。なお，上記レーザー光として
は，エキシマレーザー，波長２４８ｎｍ，出力５０Ｗを
用いる。次に，上記ブラインドビアホール１２０の壁面
及び銅箔パターン１２２に無電解めっきを施す。これに
より，めっき膜１２３を形成する。
【００９０】次に，上記内部絶縁層１１７及び上記内部
導体回路１２５を設けた場合と同様にして，上記内部絶
縁層１１７の表面にビアホール１３０を設けた外部絶縁
層１１８及び銅箔パターン１３２及びめっき膜１３３よ
りなる外部導体回路１３５を形成する。以上によりプリ
ント配線板１０１を得る。
【００９１】次に，本例における作用効果につき説明す
る。本例のプリント配線板１０１においては，内部絶縁
層１１７をガラスクロス入りプリプレグより構成し，上
記外部絶縁層１１８を樹脂より構成する。このため，内
部絶縁層１１７の吸水率が低下する。
【００９２】よって，上記内部絶縁層１１７に含まれる
水分の絶対量が減るため，層間に溜まる水蒸気の量も減
少し，内部絶縁層１１７と内部絶縁基板１１６との間，
内部絶縁層１１７と外部絶縁層１１との間の密着性を高
めることができる。つまり，本例のプリント配線板１０
１は層間の剥離が生じ難く，信頼性の高い構造を有す
る。
【００９３】以上のように，本例によれば，各層の剥離
が生じ難く，より多層構造に構成した場合であっても高
い信頼性を維持できる，プリント配線板１０１を提供す
ることができる。
【００９４】なお，本例において示したプリント配線板
１０１は内部絶縁基板１１６の両面に内部絶縁層１１７
を積層した構造を有するものであるが，該内部絶縁層を
片面だけに積層した構造のプリント配線板を作製し，こ
れの内部絶縁層をガラスクロス入りプリプレグで構成し
ても同様の作用効果を得ることができる。また，本例の
ごとき６層基板以外プリント配線板，例えば８層基板，
１０層基板等のより多層な構造についても同様の作用効
果を得ることができる。
【００９５】実施形態例４ 第３の発明の実施形態例にかかるプリント配線板の製造
方法について，図１２〜図２４を用いて説明する。本例
により製造されるプリント配線板２０９は，図１３に示
すごとく，第１〜第３絶縁層２１１〜２１３，及び該絶
縁層の厚み方向に設けた２層の導電層２３１，２３３よ
りなる多層基板２０１と，第１〜第３絶縁層２１１〜２
１３のすべてを貫通する貫通穴２１０，２２０，２３０
と，該貫通穴を覆うよう多層基板２０１の上面側に設け
た放熱金属板２０２とを有している。貫通穴２１０，２
２０，２３０と放熱金属板２０２とは，電子部品２９８
を搭載するための搭載用凹部２１４を形成している。多
層基板２０１には，導電層２３１，２３３に導通する導
通用孔２１７，２１８が設けられている。
【００９６】多層基板２０１における搭載用凹部２１４
の開口側には半田ボール２５１，２５２が設けられてい
る。一方の半田ボール２５１は，導通用孔２１７の下側
開口部に接合されている。そして，半田ボール２５１
は，導通用孔２１７を介して，多層基板２０１の内部に
設けた導電層２３１と，マザーボード２９５との間を接
続している。他方の半田ボール２５２は，多層基板２０
１の下面側に設けた導電層２３３に接合されており，該
導電層２３３とマザーボード２９５との間を接続してい
る。半田ボール２５１，２５２は，マザーボード２９５
の表面に設けた端子２９６，２９７に溶融接合される。
【００９７】次に，本例のプリント配線板の製造方法の
概要について，図１２を用いて説明する。まず，Ｓ１工
程において，ｎ枚の絶縁層２１１〜２１３に導電層２３
１，２３３を形成する（図１６，図１８，図２１）。次
いで，Ｓ２，Ｓ３工程において，絶縁層２１１〜２１３
を積層し，圧着して，多層基板２０１となす（図２
３）。次いで，Ｓ４工程において，多層基板２０１の導
通用孔形成部分にレーザー光２０８を照射することによ
り導通用孔２１７，２１８を孔明けするとともにその底
部を導電層２３１，２３３に至らしめる（図２４）。次
いで，Ｓ５工程において，導通用孔２１７の内部に半田
２５１，２５２を充填する（図５１）。
【００９８】次に，上記プリント配線板２０９の製造方
法の詳細について，図１４〜図２４を用いて説明する。
まず，ガラス繊維入りエポキシ系材料からなるフレキシ
ブルフィルムを絶縁層として準備する。フレキシブルフ
ィルムは，厚み０．０５ｍｍ，幅２．５〜１５ｃｍの可
撓性を有する帯状のフィルムである。このフレキシブル
フィルムは，予めロール状に巻回しておき，複数のロー
ル体を形成しておく。
【００９９】次いで，上記ロール体から絶縁層としての
フレキシブルフィルムを引き出す。そして，図１４に示
すごとく，引き出した絶縁層２１１の下面側に，熱可塑
性のガラス繊維入りエポキシ系材料からなる絶縁性接着
剤２６２を接着する。次いで，図１５に示すごとく，パ
ンチング加工により，絶縁層２１１の略中央部分に貫通
穴２１０を穿設する。次いで，図１５に示すごとく，絶
縁層２１１の下面側に，上記絶縁性接着剤２６２を介し
て，厚み３５μｍの銅箔２３０を接着する。
【０１００】次いで，図１６に示すごとく，露光法，エ
ッチング法により，上記銅箔より導電層２３１を形成す
る。次いで，導電層２３１の表面に，Ｎｉ／Ａｕめっき
膜を被覆する。これにより，多層基板の上層となる第１
絶縁層２１１を得る。
【０１０１】次に，図１７に示すごとく，別個のロール
体から引き出した絶縁層２１２としてのフレキシブルフ
ィルムの上面側及び下面側に，上記絶縁性接着剤２６２
と同じ料料からなる絶縁性接着剤２６３，２６４を接着
する。次いで，図１８に示すごとく，パンチング加工に
より，絶縁層２１２の略中央部分に貫通穴２２０を穿設
する。これにより，多層基板の中層となる第２絶縁層２
１２を得る。
【０１０２】次に，図１９に示すごとく，別個のロール
体から引き出した絶縁層２１３としてのフレキシブルフ
ィルムの下面側に，上記絶縁性接着剤２６２と同じ材料
からなる絶縁性接着剤２６５を接着する。次いで，パン
チング加工により，絶縁層２１３の略中央部分に貫通穴
２３０を穿設する。次いで，図２０に示すごとく，絶縁
層２１３の下面側を銅箔２３０により被覆する。
【０１０３】次いで，図２１に示すごとく，露光法，エ
ッチング法により，銅箔２３０よりパターン形成を行い
導体層２３３を形成する。次いで，導電層２３３の表面
に，Ｎｉ／Ａｕめっき膜を被覆する。次いで，図２２に
示すごとく，絶縁層２１３の下面側に，ソルダーレジス
ト２６６を被覆する。これにより，多層基板の下層とな
る第３絶縁層２１３を得る。
【０１０４】次いで，図２３に示すごとく，上記の第１
絶縁層２１１，第２絶縁層２１２，第３絶縁層２１３
を，積層して，上記絶縁性接着剤２６２〜２６４により
熱圧着する。これにより，３層からなる多層基板２０１
が得られる。次いで，多層基板２０１の上面側に，銅製
の厚み１．０ｍｍの放熱金属板２０２を，絶縁性接着剤
２６１を介して熱圧着する。これにより，貫通穴２１
０，２２０，２３０とその上面側を被覆する放熱金属板
２０２とよりなる搭載用凹部２１４が形成される。
【０１０５】次に，多層基板２０１の導通用孔形成部分
にレーザー光２０８を照射する。レーザー光２０８とし
ては，炭酸ガスレーザーを用いる。これにより，図２４
に示すごとく，多層基板２０１に導通用孔２１７，２１
８を孔明けするとともに，導通用孔２１７，２１８の底
部を導電層２３１，２３３に至らしめる。
【０１０６】次いで，図１３に示すごとく，深い導通用
孔２１７の内部に，半田２５４を充填する。次いで，導
通用孔２１７の下面側開口部及び浅い導通用孔２１８の
下面側開口部に，半田ボール２５１，２５２を溶融接合
する。これにより，上記プリント配線板２０９が得られ
る。
【０１０７】その後，図１３に示すごとく，搭載用凹部
２１４に，例えば銀ペースト，半田等のダイボンド用の
接着剤２６９により，電子部品２９８を搭載する。次い
で，電子部品２９８と導電層２３１，２３３の先端と
を，ワイヤー２８１により接続する。次いで，搭載用凹
部２１４の内部を封止用樹脂２０６により被覆する。
【０１０８】次に，本例の作用及び効果について説明す
る。本例においては，図２３，図２４に示すごとく，第
１〜第３絶縁層２１１〜２１３を積層した後に，レーザ
ー光２０８を照射して，導通用孔２１７，２１８を形成
している。そのため，１回の孔明け操作で，各絶縁層２
１２，２１３を貫通する導通用孔２１７，２１８を形成
することができる。また，各絶縁層ごとに導通用孔形成
用の貫通孔を形成する必要がない。ゆえに，導通用孔を
容易に形成することができる。
【０１０９】また，１回の孔明け操作で，深さの異なる
導通用孔２１７，２１８を孔明けすることができる。ま
た，従来のように，貫通孔を連結するための各絶縁層の
位置決めが不要となる。更に，狭小化した導通用孔であ
っても，正確に形成することができる。また，導電層２
３１，２３３の厚みは３５μｍであるため，レーザー光
２０８の照射によって導電層３１，３３に孔を明けるこ
となく，導通用孔２１７，２１８を形成することができ
る。
【０１１０】実施形態例５ 第４の発明の実施形態例にかかるプリント配線板につい
て，図２５〜図３２を用いて説明する。本例のプリント
配線板３０５は，図２５に示すごとく，絶縁基板３０７
を貫通する導通用孔３０２を有する。導通用孔３０２の
一方の開口部は，被覆パッド３１１により被覆されてお
り，他方の開口部は，開口したままその周縁に導体回路
３１６を設けている。
【０１１１】被覆パッド３１１と導体回路３１６との間
は，導通用孔３０２の内壁を被覆する金属めっき膜３２
２を通じて電気的に接続されている。被覆パッド３１１
の表面には，外部接続用の半田ボール３０３が接合され
ている。半田ボール３０３は，導通用孔３０２の中心軸
線Ａ上に配置されている。絶縁基板３０７の表面はソル
ダーレジスト３０６により被覆されているとともに，導
通用孔３０２の内部にはソルダーレジスト３０６が充填
されている。
【０１１２】また，図２６，図２７に示すごとく，絶縁
基板３０７の上面には，導通用孔３０２の周縁にリング
状に設けたランド３１２と，電子部品３５０を搭載する
ための搭載用パッド３５５を設けている。搭載用パッド
３０５の周囲には，電子部品３５０と接続するボンディ
ングワイヤー３５１を接合するためのボンディングパッ
ド３１７を設けている。電子部品３５０及びボンディン
グワイヤー３５１は，封止用樹脂３５９により保護され
ている。
【０１１３】一方，図２６，図２８に示すごとく，絶縁
基板３０７の下面には，半田ボール３０３を接合するた
めの多数の被覆パッド３１１が，導通用孔３０２と同一
軸線上に設けられている。半田ボール３０３は，相手部
材３０８のパッド３８１に対して溶融接合される。
【０１１４】次に，上記プリント配線板の製造方法につ
いて説明する。まず，エポキシ系，ポリイミド系，又は
ビスマレイミドトリアジン系の樹脂とガラスファイバー
若しくはガラスクロスからなる補強材とからなる絶縁基
板を準備する。絶縁基板３０７の表面に，銅箔を貼着す
る。
【０１１５】次いで，露光，エッチング等の処理を行う
ことにより，図２９，図２６に示すごとく，銅箔３２１
のパターンニングを行い，導体回路３１６，ボンディン
グパッド３１７及び搭載用パッド３５５を形成するとと
もに，絶縁基板３０７の一方の片面には，その導通用孔
形成部分３２０を被覆する被覆パッド３１１を形成し，
また他方の片面には，導通用孔形成部分３２０の周縁を
囲むリング状のランド３１２を形成する。
【０１１６】次いで，図２９に示すごとく，絶縁基板３
０７における導通用孔形成部分３２０にレーザー光３４
１を照射する。レーザー光３４１は，レーザー発振装置
３４２から，絶縁基板３０７の平面方向に移動し，導通
用孔形成部分３２０の位置においてスポット的に発振さ
れる。レーザー光３４１としては，出力エネルギーが大
きい炭酸ガスレーザー，熱影響の少ないエキシマレーザ
ー等を用いることが好ましい。
【０１１７】レーザー光３４１の照射による導通用孔３
０２の形成は，絶縁基板３０７をその高いエネルギーに
よって，気化除去させていき，順次絶縁基板３０７の内
方へ穴をあけていく。そして，レーザー光３４１の先端
が底部を被覆する被覆パッド３１１に到達したときに，
この銅箔からなる被覆パッド３１１によって反射され，
ここでレーザー光３４１の照射を停止する。導通用孔３
０２の直径は，例えば０．１ｍｍとする。
【０１１８】次いで，図３０に示すごとく，金属めっき
膜を形成すべき部分，即ちパターニングされた銅箔３２
１及び導通用孔３０２の内壁に，厚み１μｍ程度の薄い
化学銅めっき膜３２１を形成する。次いで，絶縁基板３
０７を洗浄する。
【０１１９】次いで，図３１に示すごとく，導通用孔３
０２の内壁を含めて絶縁基板３０７の表面に，電気銅め
っき処理を行う。電気銅めっき処理は，化学銅めっき膜
を電気リード３１９を通じてカソードに接続した状態
で，絶縁基板をアノードとともに電気めっき浴に浸漬す
る。電気めっき浴には，硫酸銅が含まれており，浴温は
６０℃とする。この状態で，化学めっき膜３２３に電流
密度０．８〜１．４Ａ／ｄｍ2 の電流を２０分間流す。
【０１２０】これにより，カソードの表面から銅が溶出
し，アノードとして働く化学めっき膜の表面に銅が析出
する。これにより，銅からなる金属めっき膜３２２が，
導通用孔３０２の内壁に形成されるとともに，被覆パッ
ド３１１，導体回路３１６，ランド３１２，ボンディン
グパッド３１７及び搭載用パッド３０５の表面を被覆す
る（図２７参照）。なお，電気リード３１９は，めっき
処理後エッチング，レーザ照射等により除去する。
【０１２１】導通用孔３０２の穿設の際に，レーザー光
のエネルギーは中心部で高く周縁部で低いため，図３２
に示すごとく，被覆パッド３１１の中心部に微小な穴３
１３があくことがある。この穴３１３は，後述するよう
に，めっき液の上下間の流通路となり，めっき液が導通
用孔の内外に十分に行き来するため，導通用孔３０２の
内壁に金属めっき膜３２２を均一に形成できる。
【０１２２】次いで，図２６に示すごとく，絶縁基板３
０７の表面に，ソルダーレジスト３０６を被覆する。こ
のとき，導通用孔３０２の内部にソルダーレジスト３０
６を充填する。一方，被覆パッド３１１の半田ボール接
合部，ボンディングパッド３１７及び搭載用パッド３０
５の表面は，ソルダーレジストから露出させておく。
【０１２３】次いで，絶縁基板３０７の被覆パッド３１
１を形成した片面を上方に向けた状態で，被覆パッド３
１１の表面に，半田ボール３０３を供給する。次いで，
半田ボール３０３を加熱溶融させて，被覆パッド３１１
に接合する。その後，搭載用パッド３０５の表面に，銀
ペースト等の接着材を用いて電子部品３５０を搭載し，
電子部品３５０とボンディングパッド３１７との間をボ
ンディングワイヤー３５１により接続する。次いで，電
子部品３５０及びボンディングワイヤー３５１を，封止
用樹脂３５９により封止する。以上により，図２５〜図
２８に示すプリント配線板３０５が得られる。
【０１２４】次に，本例の作用及び効果について説明す
る。本例のプリント配線板３０５においては，導通用孔
３０２の一方の開口部を被覆パッド３１１により被覆
し，被覆パッド３１１の表面に半田ボール３０３を接合
している。そのため，半田ボール接続用の被覆パッド３
１１を，導通用孔３０２とほぼ同じ位置に設けることが
できる。それゆえ，導通用孔に必要な領域と半田ボール
接合に必要な領域とを重複して設けることができる。こ
のため，導通用孔３０２と半田ボール３０３とを高密度
に実装することができる。
【０１２５】また，導通用孔３０２と半田ボール３０３
に必要な領域の狭小化ができ，これにより絶縁基板３０
７の表面に余剰領域が生まれる。従って，この余剰領域
に導体回路等を設けることができ，絶縁基板の表面実装
の高密度化を図ることができる。また，図２９に示すご
とく，導通用孔３０２は，レーザー光３４１の照射によ
り形成しているため，微小な導通用孔３０２を容易にか
つ正確に形成することができ，更なる高密度実装を実現
できる。
【０１２６】実施形態例６ 本例は，第４の発明の実施形態例である。本例のプリン
ト配線板３０５においては，図３３に示すごとく，半田
ボール３０３が，導通用孔３０２からずれた位置に配置
されている。図３４に示すごとく，導通用孔３０２の一
方の開口部は，長円状の被覆パッド３１４により被覆さ
れている。被覆パッド３１４の表面には，導通用孔３０
２の中心軸からずれた位置に，半田ボール３０３が接合
されている。半田ボール３０３は，導通用孔３０２の開
口部と一部重複した位置に配置されている。その他は，
実施形態例５と同様である。
【０１２７】本例においては，半田ボール３０３が，導
通用孔３０２の中心軸からずれた位置に配置されている
ため，半田ボール接合用及び導通用孔形成用の領域を，
実施形態例５よりは多く必要とする。しかし，本例にお
いては導通用孔３０２の開口部を被覆する被覆パッド３
１４の一部に半田ボール３０３を接合しているため，従
来のように半田ボール接合用領域と導通用孔形成用領域
とを全く別個に形成する必要がない。従って，本例によ
れば，従来よりも高密度の導通用孔及び半田ボールを実
装できるとともに，絶縁基板表面の高密度配線が可能で
ある。
【０１２８】実施形態例７ 本例は，第４の発明の実施形態例である。本例のプリン
ト配線板３０５においては，図３５に示すごとく，半田
ボール３０３が，導通用孔３０２からわずかに離れた位
置に接合されている。図３６に示すごとく，半田ボール
３０３は，長円状の被覆パッド３１５の表面に，導通用
孔３０２に隣接した位置に接合されている。その他は，
実施形態例６と同様である。
【０１２９】本例においては，半田ボール３０３が，導
通用孔３０２に隣接した位置に接合されているため，半
田ボール接合用及び導通用孔形成用の領域を，従来より
は多く必要とする。しかし，本例においては導通用孔３
０２の開口部を被覆する被覆パッド３１５の一部に半田
ボール３０３を接合しているため，実施形態例６と同様
に，従来よりも高密度に実装できるとともに，絶縁基板
表面の高密度配線が可能である。
【０１３０】実施形態例８ 本例は，第４の発明の実施形態例である。本例のプリン
ト配線板３０５は，図３７に示すごとく，複数の絶縁基
板３０７を積層してなる多層基板３７０である。プリン
ト配線板３０５は，多層基板３７０の各層間を電気的に
接続するための導通用孔３０２を有する。導通用孔３０
２の一方の開口部は，該開口部に対する位置がそれぞれ
異なる被覆パッド３１１，３１４，３１５により被覆さ
れている。導通用孔３０２の他方の開口部は開口したま
まであり，その周縁には導体回路３１６が設けられてい
る。なお，導通用孔３０２には，多層基板３７０を貫通
するものや，貫通しないものもある。
【０１３１】被覆パッド３１１，３１４，３１５と導体
回路３１６との間は，導通用孔３０２の内壁を被覆する
金属めっき膜３２２を通じて電気的に接続されている。
被覆パッド３１１の表面には，相手部材３０８のパッド
３８１に接続するための半田ボール３０３が接合されて
いる。
【０１３２】被覆パッド３１１の表面には，導通用孔３
０２の中心軸線Ａ上に，半田ボール３０３が接合されて
いる（図２５参照）。また，他の被覆パッド３１４の表
面には，導通用孔３０２の中心軸線からずれた位置であ
って，その一部が導通用孔３０２に重複した位置に，半
田ボール３０３が接合されている（図３４参照）。ま
た，更に他の被覆パッド３１５の表面には，導通用孔３
０２の中心軸線からずれた位置であって，その一部が導
通用孔３０２とは重複しない位置，即ち導通用孔と隣接
した位置に，半田ボール３０３が接合されている（図３
６参照）。
【０１３３】プリント配線板３０５は，その略中央に階
段状に開口した搭載用凹部３５８が設けられている。搭
載用凹部３５８の底部には，電子部品３５０が搭載され
ている。電子部品３５０は，ボンディングワイヤー３５
１によって，階段状の搭載用凹部３５８に露出している
ボンディングパッド３１７に電気的に接続されている。
搭載用凹部３５８の内部は，封止用樹脂３５９により封
止されている。
【０１３４】各絶縁基板３０７の表面には，導体回路３
１６が形成されている。各絶縁基板３０７は，その表面
がソルダーレジスト３０６により被覆されている。導通
用孔３２４，３２５の内部には，ソルダーレジスト３０
６が充填されている。また，各絶縁基板３０７の間は，
プリプレグ等の接着材３７９により接着されている。そ
の他は，実施形態例５と同様である。
【０１３５】本例においては，複数の絶縁基板３０７を
積層してなる多層基板３７０に，各層間を電気的に接続
するための，貫通又は未貫通の導通用孔３０２を形成し
ている。そのため，更に多層状に高密度に導体回路３１
６を形成できる。また，より多くの導通用孔及び被覆パ
ッドを形成でき，より多くの半田ボール３０３の接合を
することができる。
【０１３６】実施形態例９ 本例は，第５の発明の実施形態例である。本例のプリン
ト配線板３０５は，図３８に示すごとく，導通用孔３０
２の一方の開口部の周縁にリング状パッド３１３を設
け，その表面に半田ボール３０３を接合している。即
ち，導通用孔３０２の一方の開口部は，開口したままで
あり，その周縁にはリング状パッド３１３が設けられて
いる。一方，導通用孔３０２の他方の開口部は，被覆パ
ッド３１４により被覆されている。被覆パッド３１４
は，導体回路３１６と接続されている。
【０１３７】半田ボール３０３は，導通用孔３０２の中
心軸線Ａ上に配置されている。導通用孔３０２の内部
は，半田ボール３０３の下部の半田３３０により充填さ
れている。この半田３３０は，半田ボール３０３の溶融
接合時に半田ボール３０３が溶融してその一部が導通用
孔３０２の内部に侵入したものである。
【０１３８】導通用孔３０２の内部には，その全体に半
田３３０が充填されていることが好ましい。これによ
り，導通用孔３０２の上下間の電気導通を確実に行うこ
とができる。導通用孔３０２の内部全体に半田３３０を
充填するためには，半田ボール３０３の加熱溶融の前に
導通用孔３０２の内壁に形成した金属めっき膜３２１表
面にフラックスを塗布するか又は，予め導通用孔３０２
内に半田ペーストを塗布しておくとよい。絶縁基板３０
７の表面は，ソルダーレジスト３０６により被覆されて
いる。その他は，実施形態例５と同様である。
【０１３９】本例においては，導通用孔３０２の一方の
開口部の周縁にリング状パッド３１３を設け，その表面
に半田ボール３０３を接合しているため，半田ボール３
０３を，導通用孔３０２とほぼ同じ位置に設けることが
できる。それゆえ，導通用孔３０２に必要な領域と半田
ボール３０３接合に必要な領域とを重複して設けること
ができる。このため，導通用孔及び半田ボールを高密度
に形成することができる。また，導通用孔３０２及び半
田ボール３０３に必要な領域の狭小化によって，絶縁基
板３０７の表面に余剰領域が生まれ，そこに導体回路等
を設けることができる。従って，プリント配線板の表面
実装の高密度化を図ることができる。
【０１４０】また，導通用孔３０２の内部には，半田ボ
ール３０３の一部である半田３３０が充填されているた
め，導通用孔３０２と半田ボール３０３との電気的接続
信頼性も高い。その他，実施形態例５と同様の効果を得
ることができる。
【０１４１】実施形態例１０ 本例は，第５の発明の実施形態例である。本例のプリン
ト配線板３０５においては，図３９に示すごとく，半田
ボール３０３が，導通用孔３０２に隣接する位置に接合
されている。導通用孔３０２の一方の開口部の周縁に
は，図４０に示すごとく，長円状のリング状パッド３１
０が設けられている。リング状パッド３１０の表面に
は，導通用孔３０２の中心軸からずれた位置に，半田ボ
ール３０３が接合されている。その他は，実施形態例５
と同様である。
【０１４２】本例においては，半田ボール３０３が，導
通用孔３０２の中心軸からずれた位置に配置されている
ため，半田ボール接合用及び導通用孔形成用の領域を，
実施形態例９よりは多く必要とする。しかし，本例にお
いては導通用孔３０２の開口部周縁に設けたリング状パ
ッド３１０の一部に半田ボール３０３を接合しているた
め，従来のように半田ボール接合用領域と導通用孔形成
用領域とを全く別個に形成する必要がない。従って，本
例によれば，従来よりも高密度の導通用孔及び半田ボー
ルを実装できるとともに，プリント配線板表面の高密度
配線が可能である。その他は，実施形態例９と同様であ
る。
【０１４３】実施形態例１１ 本例は，第５の発明の実施形態例である。本例のプリン
ト配線板３０５は，図４１に示すごとく，複数の絶縁基
板３０７を積層してなる多層基板３７０である。プリン
ト配線板３０５は，多層基板３７０の各層間を電気的に
接続するための，貫通又は未貫通の導通用孔３０２を有
する。導通用孔３０２の一方の開口部は，開口したまま
で，その周縁には，それぞれ形状の異なるリング状パッ
ド３１３，３１０が設けられている。導通用孔３０２の
他方の開口部は，被覆パッド３１４により被覆されてい
る。被覆パッド３１４は導体回路３１６と接続してい
る。
【０１４４】リング状パッド３１３，３１０と被覆パッ
ド３１４との間は，導通用孔３２５の内壁を被覆する金
属めっき膜３２２を通じて電気的に接続されている。リ
ング状パッド３１３，３１０の表面には，相手部材３０
８のパッド３８１に接続するための半田ボール３０３が
接合されている。
【０１４５】リング状パッド３１３の表面には，導通用
孔３０２の中心軸線Ａ上に，半田ボール３０３が接合さ
れている（図３８参照）。また，他のリング状パッド３
１０の表面には，導通用孔３０２の中心軸線からずれた
位置であって，その一部が導通用孔３０２とは重複しな
い位置，即ち導通用孔３０２と隣接した位置に，半田ボ
ール３０３が接合されている（図３９，図４０参照）。
【０１４６】多層基板３７０の半田ボール３０３接合側
と反対側に，放熱板３０４がプリプレグ等の接着剤３９
０により接着されている。放熱板３０４は，多層基板３
７０に階段状に開口した搭載穴３５７を被覆し，その表
面には半田ペースト等の接着剤３７９により電子部品３
５０を接着している。その他は，実施形態例８と同様で
ある。
【０１４７】本例においては，複数の絶縁基板３０７を
積層してなる多層基板に，各層間を電気的に接続するた
めの導通用孔３０２を設けている。そのため，実施形態
例９と同様に，導体回路３１６，導通用孔３０２及び半
田ボール３０３の高密度実装化を実現できる。
【０１４８】
【発明の効果】本発明によれば，多層のプリント配線板
の電気特性を向上させることができるプリント配線板及
びその製造方法を提供することができる。特に，第１
に，反りの発生を防止して奇数の導電層を効率よく積
層，形成すること，第２に，各層の剥離を抑制するこ
と，第３に，導通用孔を正確な位置に形成すること，第
４に，外部接続用の半田ボールを通じて多量の電気情報
の授受を行い，かつ表面実装の高密度化を図ることがで
きる。
【図面の簡単な説明】
【図１】実施形態例１のプリント配線板の断面図。
【図２】実施形態例１のプリント配線板の製造方法にお
ける，絶縁層の断面図。
【図３】図２に続く，導通用孔を明けた第２番目の絶縁
層の断面図。
【図４】図３に続く，導通用孔の内壁に金属めっき膜を
形成した，第２番目の絶縁層の断面図。
【図５】図４に続く，黒化皮膜を形成した，第２番目の
絶縁層の断面図。
【図６】図５に続く，プリプレグ及び銅箔を積層した，
第２番目の絶縁層の断面図。
【図７】図６に続く，第１番目から第３番目の絶縁層の
断面図。
【図８】図７に続く，第１番目の導電層を形成した，第
１番目から第３番目の絶縁層の断面図。
【図９】図８に続く，導通用孔及び接合用孔を明けた，
第１番目から第３番目の絶縁層の断面図。
【図１０】実施形態例２のプリント配線板の断面図。
【図１１】実施形態例３にかかる，プリント配線板の断
面説明図。
【図１２】実施形態例４にかかる，プリント配線板の製
造方法の説明図。
【図１３】実施形態例４にかかる，プリント配線板の断
面図。
【図１４】実施形態例４にかかる，第１絶縁層の製造方
法を示すための絶縁層の断面図。
【図１５】図１４に続く，銅箔を貼着した絶縁層の断面
図。
【図１６】図１５に続く，導電層を形成した絶縁層の断
面図。
【図１７】実施形態例４における，第２絶縁層の製造方
法を示すための，絶縁層の断面図。
【図１８】図１７に続く，搭載用凹部形成用の貫通穴を
形成した絶縁層の断面図。
【図１９】実施形態例４における，第３絶縁層の製造方
法を示すための，絶縁層の断面図。
【図２０】図１９に続く，銅箔を貼着した絶縁層の断面
図。
【図２１】図２０に続く，導電層を形成した絶縁層の断
面図。
【図２２】図２１に続く，ソルダーレジストを被覆した
絶縁層の断面図。
【図２３】第１絶縁層，第２絶縁層，第３絶縁層及び放
熱金属板を積層，圧着してなる多層基板の断面図。
【図２４】図２３に続く，導通用孔を孔明けしてなる多
層基板の断面図。
【図２５】実施形態例５における，プリント配線板の要
部断面図。
【図２６】実施形態例５における，プリント配線板の断
面図。
【図２７】実施形態例５における，プリント配線板の平
面図。
【図２８】実施形態例５における，プリント配線板の裏
面図。
【図２９】実施形態例５における，絶縁基板に導通用孔
を穿設する方法を示す説明図。
【図３０】実施形態例５における，絶縁基板に化学銅め
っき処理を施す方法を示すための説明図。
【図３１】実施形態例５における，絶縁基板に電気銅め
っき処理を施す方法を示すための説明図。
【図３２】実施形態例５における，被覆パッドにめっき
液流通用の穴があいた場合の，めっきの形成状態を示す
説明図。
【図３３】実施形態例６における，プリント配線板の要
部断面図。
【図３４】実施形態例６における，被覆パッドの説明
図。
【図３５】実施形態例７における，プリント配線板の要
部断面図。
【図３６】実施形態例７における，被覆パッドの説明
図。
【図３７】実施形態例８における，多層のプリント配線
板の断面図。
【図３８】実施形態例９における，プリント配線板の要
部断面図。
【図３９】実施形態例１０における，プリント配線板の
要部断面図。
【図４０】実施形態例１０における，リング状パッドを
示す説明図。
【図４１】実施形態例１１における，多層のプリント配
線板の断面図。
【図４２】従来例における，偶数の導電層からなるプリ
ント配線板の断面図。
【図４３】従来例のプリント配線板の製造方法を示すた
めの，最外層に導電層を形成する方法を示す説明図。
【図４４】図４３に続く，導通用孔を孔明けする方法を
示す説明図。
【図４５】従来例における，奇数の導電層からなるプリ
ント配線板の断面図。
【図４６】従来例における，奇数の導電層からなるプリ
ント配線板の製造方法を示すための，第２〜第５番目の
導電層を形成してなる絶縁層の説明図。
【図４７】図４６に続く，第５番目の導電層を除去して
なる絶縁層の説明図。
【図４８】図４７に続く，第２番目の絶縁層に導通用孔
を形成してなる絶縁層の説明図。
【図４９】図４８に続く，第１〜第５番目の導電層を形
成してなる絶縁層の説明図。
【図５０】図４９に続く，最外層に導通用孔を形成して
なる絶縁層の説明図。
【図５１】他の従来例におけるプリント配線板の製造方
法を示すための説明図。
【符号の説明】
１１，１２，１３，１４，１５．．．導電層， ２．．．樹脂， ２１，２２，２３，２４，２５．．．絶縁層， ３．．．接合用孔， ３１，３２，３３，３４．．．導通用孔， ４１，４２．．．プリント配線板， ５．．．金属めっき膜， ６１．．．電子部品， ７．．．外部接続端子， ８．．．マザーボード， １０１．．．プリント配線板， １１５．．．導体回路， １１６．．．内部絶縁基板， １１７．．．内部絶縁層， １１８．．．外部絶縁層， １２５．．．内部導体回路， １３５．．．外部導体回路， ２０１．．．多層基板， ２０２．．．放熱金属板， ２０８．．．レーザー光， ２０９．．．プリント配線板， ２１１．．．第１絶縁層， ２１２．．．第２絶縁層， ２１３．．．第３絶縁層， ２１４．．．搭載用凹部， ２１７，２１８．．．導通用孔， ２１０，２２０，２３０，２５０．．．貫通穴， ２３１，２３３．．．導体回路， ２５１，２５２．．．半田ボール， ２５４．．．半田， ２６１〜２６５．．．絶縁性接着剤， ２６６．．．ソルダーレジスト， ２９５．．．マザーボード， ２９８．．．電子部品， ３０２．．．導通用孔， ３０３．．．半田ボール， ３０５．．．プリント配線板， ３０６．．．ソルダーレジスト， ３０７．．．絶縁基板， ３１０，３１３．．．リング状パッド， ３１１，３１４，３１５．．．被覆パッド， ３１２．．．ランド， ３１６．．．導体回路， ３１７．．．ボンディングパッド， ３２１．．．銅箔， ３２２．．．金属めっき膜，
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平9−177687 (32)優先日 平９(1997)６月17日 (33)優先権主張国 日本（ＪＰ） (72)発明者 小林 博之 岐阜県大垣市河間町３丁目200番地 イビ デン株式会社河間工場内 (72)発明者 近藤 光広 岐阜県大垣市河間町３丁目200番地 イビ デン株式会社河間工場内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 奇数ｎの導電層を，絶縁層を介在させて
    積層してなるとともに各導電層は導通用孔を通じて互い
    に電気的に接続してなるプリント配線板であって，第１
    番目の導電層は，電子部品を搭載して電子部品に電流を
    導出入するための部品接続層であり，第ｎ番目の導電層
    はプリント配線板に流れる電流を外部に導出入する外部
    接続端子を接合する外部接続層であり，第２番目から第
    （ｎ−１）番目の導電層はプリント配線板の内部の電流
    を伝達するための電流伝達層であり，かつ，上記第ｎ番
    目の導電層の表面は，上記外部接続端子を露出させた状
    態で，最外層である第ｎ番目の絶縁層により被覆されて
    いることを特徴とするプリント配線板。
  2. 【請求項２】 請求項１において，上記外部接続端子
    は，半田ボールであることを特徴とするプリント配線
    板。
  3. 【請求項３】 奇数ｎの導電層を，絶縁層を介在させて
    積層してなるとともに各導電層は導通用孔を通じて互い
    に電気的に接続してなるプリント配線板を製造する方法
    において，第２番目の導電層から第ｎ番目の導電層の間
    に，絶縁層を介設するとともに各導電層を電気的に接続
    する導通用孔を形成する工程と，第２番目の導電層の表
    面にはプリプレグ及び銅箔を積層し，第ｎ番目の導電層
    の表面にはプリプレグを積層し，圧着して，奇数ｎの絶
    縁層からなる多層板を形成するとともに第２番目から第
    ｎ番目の導電層を上記多層板の内部に配置する工程と，
    上記銅箔をエッチングして，第１番目の導電層を形成す
    る工程と，第１番目の絶縁層に導体用孔を孔明けすると
    ともに第ｎ番目の絶縁層に接合用孔を孔明けする工程
    と，第１番目の絶縁層の導体用孔の内壁に，第１番目の
    導電層と第２番目の導電層とを電気的に接続する金属め
    っき膜を形成する工程と，第ｎ番目の絶縁層の導体用孔
    から露出した第ｎ番目の導電層の表面に外部接続端子を
    接合する工程とからなることを特徴とするプリント配線
    板の製造方法。
  4. 【請求項４】 表面に導体回路を設けた内部絶縁基板と
    該内部絶縁基板の表面に積層された少なくとも一層の内
    部絶縁層と，該内部絶縁層の表面に積層された外部絶縁
    層とを有し，上記内部絶縁層の表面には内部導体回路
    を，上記外部絶縁層の表面には外部導体回路を設けたプ
    リント配線板において，上記内部絶縁層はガラスクロス
    入りプリプレグよりなり，上記外部絶縁層は樹脂よりな
    ることを特徴とするプリント配線板。
  5. 【請求項５】 請求項４において，上記内部絶縁層は二
    層以上であることを特徴とするプリント配線板。
  6. 【請求項６】 請求項４または５において，上記内部絶
    縁層の吸水率は０．１〜０．３％であることを特徴とす
    るプリント配線板。
  7. 【請求項７】 複数の導電層を絶縁層を介在して積層し
    てなり，上記導電層は導通用孔を通じて電気的に接続し
    てなるプリント配線板の製造方法において，複数の絶縁
    層に導電層を形成し，次いで，上記絶縁層を積層し，圧
    着して，多層基板となし，次いで，上記多層基板の導通
    用孔形成部分にレーザー光を照射することにより導通用
    孔を孔明けするとともに該導通用孔の底部を導電層に至
    らしめ，次いで，上記導通用孔に半田ボールを溶融接合
    するとともに上記導通用孔の内部に半田を充填すること
    を特徴とするプリント配線板の製造方法。
  8. 【請求項８】 請求項７において，上記導通用孔の内壁
    には，金属めっき膜を被覆することを特徴とするプリン
    ト配線板の製造方法。
  9. 【請求項９】 請求項７又は８において，上記導電層の
    厚みは，１０〜７０μｍであることを特徴とするプリン
    ト配線板の製造方法。
  10. 【請求項１０】 請求項７〜９のいずれか１項におい
    て，上記絶縁層は，ガラス繊維入り樹脂からなるフレキ
    シブルフィルムであることを特徴とするプリント配線板
    の製造方法。
  11. 【請求項１１】 絶縁基板を貫通する導通用孔と，該導
    通用孔の一方の開口部を被覆する被覆パッドと，上記導
    通用孔の他方の開口部を開口させたまま該開口部の周縁
    に設けた導体回路とからなり，上記被覆パッドと上記導
    体回路との間は，上記導通用孔の内壁を被覆する金属め
    っき膜を通じて電気的に接続されており，上記被覆パッ
    ドの表面には，外部接続用の半田ボールが接合されてい
    ることを特徴とするプリント配線板。
  12. 【請求項１２】 請求項１１において，上記半田ボール
    は，上記導通用孔の中心軸線上に配置されていることを
    特徴とするプリント配線板。
  13. 【請求項１３】 請求項１１において，上記半田ボール
    は，上記導通用孔に対してずれた位置に配置されている
    ことを特徴とするプリント配線板。
  14. 【請求項１４】 請求項１１〜１３のいずれか１項にお
    いて，上記絶縁基板の表面はソルダーレジストにより被
    覆されているとともに，上記導通用孔の内部にはソルダ
    ーレジストが充填されていることを特徴とするプリント
    配線板。
  15. 【請求項１５】 絶縁基板を貫通する導通用孔と，該導
    通用孔の一方の開口部を開口させたまま該開口部の周縁
    に設けたリング状パッドと，上記導通用孔の他方の開口
    部を被覆する被覆パッドと，該被覆パッドと接続する導
    体回路とからなり，上記リング状パッドと上記被覆パッ
    ドとの間は，上記導通用孔の内壁を被覆する金属めっき
    膜を通じて電気的に接続されており，上記リング状パッ
    ドの表面には，外部接続用の半田ボールが接合されてい
    ることを特徴とするプリント配線板。
  16. 【請求項１６】 請求項１５において，上記半田ボール
    は，上記導通用孔の中心軸線上に配置されているととも
    に，上記導通用孔の内部は，半田ボールの下部の半田に
    より充填されていることを特徴とするプリント配線板。
  17. 【請求項１７】 請求項１５において，上記半田ボール
    は，上記導通用孔に対してずれた位置に配置されている
    ことを特徴とするプリント配線板。
  18. 【請求項１８】 請求項１５〜１７のいずれか１項にお
    いて，上記絶縁基板の表面は，ソルダーレジストにより
    被覆されていることを特徴とするプリント配線板。
JP10041399A 1997-03-13 1998-02-05 プリント配線板及びその製造方法 Pending JPH1174651A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP10041399A JPH1174651A (ja) 1997-03-13 1998-02-05 プリント配線板及びその製造方法
KR1020037015661A KR100560624B1 (ko) 1997-03-13 1998-03-09 프린트배선판
DE69839486T DE69839486D1 (de) 1997-03-13 1998-03-09 Gedruckte leiterplatte und verfahren zu deren herstellung
PCT/JP1998/000960 WO1998040914A1 (fr) 1997-03-13 1998-03-09 Carte imprimee et son procede de fabrication
EP06011137A EP1703555A3 (en) 1997-03-13 1998-03-09 Printed wiring board and method for manufacturing the same
KR1020057009097A KR100572143B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법
US09/380,994 US7339118B1 (en) 1997-03-13 1998-03-09 Printed wiring board and method for manufacturing the same
KR1019997004221A KR100544969B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법
KR10-2003-7015662A KR20040006002A (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법
EP98905817A EP1011139B1 (en) 1997-03-13 1998-03-09 Printed wiring board and method for manufacturing the same
US11/420,421 US7612295B2 (en) 1997-03-13 2006-05-25 Printed wiring board and method for manufacturing the same

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP8204097 1997-03-13
JP8221397 1997-03-15
JP17101697 1997-06-11
JP9-82040 1997-06-17
JP9-82213 1997-06-17
JP17768797 1997-06-17
JP9-177687 1997-06-17
JP9-171016 1997-06-17
JP10041399A JPH1174651A (ja) 1997-03-13 1998-02-05 プリント配線板及びその製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2004351404A Division JP4207885B2 (ja) 1997-03-13 2004-12-03 プリント配線板
JP2004351406A Division JP4131261B2 (ja) 1997-03-13 2004-12-03 プリント配線板
JP2004351405A Division JP2005064543A (ja) 1997-03-13 2004-12-03 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH1174651A true JPH1174651A (ja) 1999-03-16

Family

ID=27522163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10041399A Pending JPH1174651A (ja) 1997-03-13 1998-02-05 プリント配線板及びその製造方法

Country Status (6)

Country Link
US (2) US7339118B1 (ja)
EP (2) EP1011139B1 (ja)
JP (1) JPH1174651A (ja)
KR (4) KR20040006002A (ja)
DE (1) DE69839486D1 (ja)
WO (1) WO1998040914A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352268A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP2003046256A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2003086941A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Works Ltd プリント配線板
WO2008139613A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2008139612A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2009011023A1 (ja) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2009011024A1 (ja) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. 配線基板及びその製造方法
JP2009289908A (ja) * 2008-05-28 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2011049289A (ja) * 2009-08-26 2011-03-10 Kyocera Corp 配線基板及びその製造方法
US8035983B2 (en) 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP4854738B2 (ja) * 2006-06-15 2012-01-18 三洋電機株式会社 電子部品
US8178789B2 (en) 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8648263B2 (en) 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8669480B2 (en) 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2014225671A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板及び半導体装置
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
DE60314868T2 (de) * 2002-05-23 2008-03-13 International Business Machines Corp. Verbesserte struktur gestapelter kontaktlöcher in mehrschichtigen elektronischen bauelementeträgern
KR20040024971A (ko) * 2002-09-18 2004-03-24 현대자동차주식회사 자동차 프론트필라부의 보강구조
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216714A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US8220696B2 (en) * 2006-09-13 2012-07-17 Ibiden Co., Ltd. Manufacturing method of printed wiring board and a laminate jointing apparatus
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
US8161635B1 (en) * 2007-02-06 2012-04-24 Marvell International Ltd. Methods for forming a single cap via in pad of substrate
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7542302B1 (en) * 2008-07-14 2009-06-02 International Business Machines Corporation Minimizing thickness of deadfronted display assemblies
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8378230B2 (en) * 2009-07-23 2013-02-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TWI425603B (zh) * 2009-09-08 2014-02-01 日月光半導體製造股份有限公司 晶片封裝體
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR101212526B1 (ko) * 2011-06-27 2012-12-14 주식회사 심텍 보드온칩 패키지, 이를 위한 인쇄회로기판 및 제조 방법
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9406641B2 (en) * 2013-07-10 2016-08-02 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
JP6601814B2 (ja) * 2014-05-21 2019-11-06 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
US10440836B2 (en) * 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
KR102142803B1 (ko) * 2019-02-25 2020-08-10 (주)티에스이 폴리이미드 필름을 이용한 회로 기판의 제조 방법
JP2021036554A (ja) * 2019-08-30 2021-03-04 イビデン株式会社 プリント配線板の製造方法
CN111295053B (zh) * 2020-03-31 2021-07-16 生益电子股份有限公司 一种内嵌有导热体的pcb制备方法及pcb
CN115209639B (zh) * 2021-04-12 2025-08-22 先丰通讯股份有限公司 电路板的制造方法
TWI858305B (zh) * 2021-08-06 2024-10-11 群創光電股份有限公司 封裝元件
WO2024035163A1 (ko) * 2022-08-10 2024-02-15 삼성전자 주식회사 커넥터 및 이를 포함하는 전자 장치

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS61174193A (ja) 1985-01-25 1986-08-05 Nec Corp 分子線エピタキシ−成長方法
JPS61176193A (ja) 1985-01-31 1986-08-07 日立化成工業株式会社 配線板の製造法
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS62186594A (ja) 1986-02-12 1987-08-14 日本電気株式会社 多層印刷配線板の製造方法
JPH01164089A (ja) 1987-12-21 1989-06-28 Ibiden Co Ltd ブラインド・スルーホールを用いた電子部品実装構造
DE3843787A1 (de) * 1988-12-24 1990-07-05 Standard Elektrik Lorenz Ag Verfahren und leiterplatte zum montieren eines halbleiter-bauelements
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JP2721570B2 (ja) * 1990-02-22 1998-03-04 富士通株式会社 多層フレキシブルプリント配線板
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2748768B2 (ja) 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
US5435877A (en) * 1992-05-07 1995-07-25 Mitsubishi Gas Chemical Company, Inc. Process for the production of copper-clad laminate
JPH05335440A (ja) * 1992-05-29 1993-12-17 Mitsubishi Gas Chem Co Inc 低熱膨張多層板の製造法
JPH07115272A (ja) 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
JPH07249872A (ja) 1994-03-09 1995-09-26 Hosiden Corp 多層プリント基板
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5741729A (en) 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
JP3003510B2 (ja) * 1994-07-19 2000-01-31 凸版印刷株式会社 配線基板の電極部形成方法
JPH0870183A (ja) 1994-08-30 1996-03-12 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH0878574A (ja) 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08148824A (ja) 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
JPH08186373A (ja) 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
JPH08193139A (ja) * 1995-01-17 1996-07-30 Nippon Steel Chem Co Ltd プリント配線板用プリプレグ及びそれを用いた金属張積層板
US5670250A (en) * 1995-02-24 1997-09-23 Polyclad Laminates, Inc. Circuit board prepreg with reduced dielectric constant
JPH08264956A (ja) 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JP3549316B2 (ja) 1995-03-24 2004-08-04 新光電気工業株式会社 配線基板
JPH08279571A (ja) * 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置
JPH08298298A (ja) * 1995-04-26 1996-11-12 Mitsubishi Gas Chem Co Inc 半導体キャリアー
JPH0917828A (ja) 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
KR0157284B1 (ko) * 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
JPH08335781A (ja) 1995-06-06 1996-12-17 Ibiden Co Ltd 多層プリント配線板
JPH098458A (ja) 1995-06-16 1997-01-10 Mitsubishi Electric Corp プリント配線板及びその製造方法
JPH0951172A (ja) 1995-08-09 1997-02-18 Mitsubishi Gas Chem Co Inc ブラインドバイアス孔を有する多層プリント板の製造方法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3150582B2 (ja) 1995-08-24 2001-03-26 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352268A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP2003046256A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2003086941A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Works Ltd プリント配線板
JP4854738B2 (ja) * 2006-06-15 2012-01-18 三洋電機株式会社 電子部品
WO2008139613A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2008139612A1 (ja) * 2007-05-14 2008-11-20 Ibiden Co., Ltd. 配線基板及びその製造方法
US8669480B2 (en) 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8648263B2 (en) 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
WO2009011023A1 (ja) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2009011024A1 (ja) * 2007-07-13 2009-01-22 Ibiden Co., Ltd. 配線基板及びその製造方法
US8359738B2 (en) 2007-07-17 2013-01-29 Ibiden Co., Ltd. Method of manufacturing wiring board
US8178789B2 (en) 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8035983B2 (en) 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2009289908A (ja) * 2008-05-28 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2011049289A (ja) * 2009-08-26 2011-03-10 Kyocera Corp 配線基板及びその製造方法
JP2014225671A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板及び半導体装置
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
US9148952B2 (en) 2013-04-17 2015-09-29 Shinko Electric Industries Co., Ltd. Wiring board

Also Published As

Publication number Publication date
KR100560624B1 (ko) 2006-03-16
KR100572143B1 (ko) 2006-04-24
US7339118B1 (en) 2008-03-04
US20060202344A1 (en) 2006-09-14
KR20050059338A (ko) 2005-06-17
DE69839486D1 (de) 2008-06-26
EP1011139A1 (en) 2000-06-21
EP1703555A3 (en) 2006-09-27
KR20000053243A (ko) 2000-08-25
EP1703555A2 (en) 2006-09-20
WO1998040914A1 (fr) 1998-09-17
EP1011139B1 (en) 2008-05-14
US7612295B2 (en) 2009-11-03
KR100544969B1 (ko) 2006-01-24
KR20040006001A (ko) 2004-01-16
EP1011139A4 (en) 2001-03-28
KR20040006002A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
KR100560624B1 (ko) 프린트배선판
JP3395621B2 (ja) プリント配線板及びその製造方法
CN100550355C (zh) 半导体芯片安装用基板及其制造方法和半导体模块
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US8347493B2 (en) Wiring board with built-in electronic component and method of manufacturing same
JPWO2009147936A1 (ja) 多層プリント配線板の製造方法
WO1998031204A1 (fr) Plaquette de circuit imprime et son procede de fabrication
JP4592891B2 (ja) 多層回路基板および半導体装置
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
US20100032194A1 (en) Printed wiring board, manufacturing method for printed wiring board and electronic device
JP4207885B2 (ja) プリント配線板
KR100691297B1 (ko) 프린트배선판및 그 제조방법
JP2000261147A (ja) 多層配線基板及びその製造方法
JPH09148739A (ja) 多層回路板およびその製造方法
JP2007165680A (ja) 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JPH10117067A (ja) 多層配線基板及びその製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP2004063956A (ja) プリント配線板及びその製造方法
JP2007208298A (ja) プリント配線板
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2005057298A (ja) プリント配線板及びその製造方法
CN117295227A (zh) 线路板及其制备方法、线路板连接结构
JPH11274732A (ja) 多層電子部品搭載用基板
JP2001168527A (ja) 多層配線基板の製造方法及び多層配線基板
JP2002237547A (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221