JPH1197704A5 - 半導体装置の作製方法 - Google Patents

Description

次に、図１（Ｂ）の工程において、島状の半導体層を覆う絶縁膜１１７を形成する。この絶縁膜は、プラズマＣＶＤ法によって、一酸化二窒素（Ｎ₂Ｏ）とモノシラン（ＳｉＨ₄）との混合ガスを原料ガスにして、厚さ１２０ｎｍに形成した。その後、スパッタ法でアルミニウム膜を２００〜５００ｎｍの厚さに形成し、アルミニウム膜の表面に、ヒロックやウィスカーの発生を防ぐ薄膜１０３を１０〜３０ｎｍの厚さに形成する。この薄膜は、陽極酸化によって形成することが好ましい。

Claims (7)

1. 絶縁表面を有する基板上に非単結晶膜を形成し、
   前記非単結晶膜上にゲイト絶縁膜を形成し、
   前記ゲイト絶縁膜上に導電膜を形成し、
   前記導電膜上面に接して薄膜を形成し、
   前記導電膜及び前記薄膜をパターニングして、前記薄膜を上面に有するゲイト電極を形成し、
   前記ゲイト電極をマスクにして前記非単結晶膜に不純物ドーピングを行い、
   前記ゲイト電極及び前記薄膜を覆って絶縁膜を形成し、
   前記絶縁膜を異方性エッチングし、前記薄膜及び前記ゲイト電極の側面に接してサイドウォールを形成することを特徴とする半導体装置の作製方法。
2. 絶縁表面を有する基板上に非単結晶膜を形成し、
   前記非単結晶膜上にゲイト絶縁膜を形成し、
   前記ゲイト絶縁膜上に導電膜を形成し、
   前記導電膜上面に接して薄膜を形成し、
   前記導電膜及び前記薄膜をパターニングして、前記薄膜を上面に有するゲイト電極を形成し、
   前記ゲイト電極をマスクにして前記非単結晶膜に第１次不純物ドーピングを行い、
   前記ゲイト電極及び前記薄膜を覆って絶縁膜を形成し、
   前記絶縁膜を異方性エッチングし、前記薄膜及び前記ゲイト電極の側面に接してサイドウォールを形成し、
   第1次不純物ドーピングより高濃度の第２次不純物ドーピングを前記非単結晶膜に行うことを特徴とする半導体装置の作製方法。
3. 請求項２において、前記第２次不純物ドーピングを行うことによって、前記非単結晶膜には、チャネル領域、ソース領域、ドレイン領域、前記ソース領域と前記チャネル領域の間及び前記ドレイン領域と前記チャネル領域の間に低濃度不純物領域が形成され、前記低濃度不純物領域は前記ゲイト絶縁膜を挟んで前記サイドウォールの下に形成されることを特徴とする半導体装置の作製方法。
4. 絶縁表面を有する基板上に非単結晶膜を形成し、
   前記非単結晶膜上にゲイト絶縁膜を形成し、
   前記ゲイト絶縁膜上に導電膜を形成し、
   前記導電膜上面に接して薄膜を形成し、
   前記導電膜及び前記薄膜をパターニングして、前記薄膜を上面に有するゲイト電極を形成し、
   前記ゲイト電極をマスクにして前記非単結晶膜に不純物ドーピングを行い、
   前記ゲイト電極及び前記薄膜を覆って絶縁膜を形成し、
   前記絶縁膜及び前記ゲイト絶縁膜を異方性エッチングし、前記薄膜及び前記ゲイト電極の側面に接してサイドウォールを形成するとともに、前記非単結晶膜のソース領域及びドレイン領域となる領域を露出し、
   前記露出した領域上に接して金属膜を形成し、
   前記金属膜と前記露出した領域を反応させてシリサイド層を形成することを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一項において、前記導電膜は、モリブデン、タングステン、プラチナ、クロム、チタン、コバルト、アルミニウム、または、これらの内少なくとも１種類を主成分とする合金で形成されていることを特徴とする半導体装置の作製方法。
6. 請求項１乃至請求項４のいずれか一項において、前記導電膜は、チタンまたはモリブデンを主成分とする膜とアルミニウム膜との積層で形成されていることを特徴とする半導体装置の作製方法。
7. 請求項１乃至請求項６のいずれか一項において、前記薄膜は１０〜３０ｎｍの厚さを有することを特徴とする半導体装置の作製方法。