JPH1198038A

JPH1198038A - 集積回路

Info

Publication number: JPH1198038A
Application number: JP9251061A
Authority: JP
Inventors: Kouichi Hirae; 浩一平江; Kenichi Kizawa; 賢一木沢
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-09-16
Filing date: 1997-09-16
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】外部に発振周波数を変化させる回路を設ける
ことなく、クロック発振周波数の高調波が外部の信号に
与える電磁放射による障害を低減する効果が大きい集積
回路を提供する。【解決手段】論理回路、記憶回路等の動作に必要なク
ロックの発振周波数を決定するクロック発生器６と、ク
ロック発生器６の発振周波数と電磁障害の対象となる外
部の信号を分周した周波数とを比較する比較器５を備
え、比較器５の比較結果により前記クロック発振周波数
を変化させるようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は受信装置等に用いら
れる集積回路、特に電磁障害を低減させた集積回路に関
するものである。

【０００２】

【従来の技術】近来の例えば受信装置に用いられる集積
回路には論理回路、記憶回路等を内蔵したものが多く、
そのクロック周波数の高調波が受信周波数に電磁障害を
与えるケースがあり、この電磁障害を低減するために種
々の対策がなされている。その一例として特開平４−98
907号公報に開示されているものがあり、これは受信装
置によってあらかじめ記憶されている周波数を受信する
場合、この受信周波数に電磁障害が発生する時は、外部
から出力ポートを制御してクロック周波数の発振端子に
接続されている容量値を変化させることにより、前記論
理回路、記憶回路等のクロック周波数を微小に変化さ
せ、これにより前記クロック周波数の高調波の周波数を
電磁障害が発生しないところまで離脱させてノイズ障害
を防止するようにしたものである。

【０００３】以下図面を参照しながら詳細に説明する。
図４は上記従来の集積回路の構成を示すブロック図であ
り、図中、21はアンテナ、22はアンテナ21からの信号が
入力されるフロントエンド回路ブロック、23はフロント
エンド回路ブロック22からの出力が入力されるＩＦ検波
回路ブロック、24はその出力をフロントエンド回路ブロ
ック22に入力するＰＬＬ回路ブロック、25は表示回路ブ
ロック、26はマイクロコンピュータでＰＬＬチューナの
制御及び表示をする。27はＩＦ検波回路ブロック23の後
段に設けられた低周波アンプ、28はスピーカである。Ｓ
21〜Ｓ23はチューナの操作スイッチであり、Ｒ１〜Ｒ３
の抵抗器によりプルアップされており、Ｐ５〜Ｐ７は入
力ポートである。Ｐ１〜Ｐ３は出力ポートで、ＰＬＬ回
路ブロック24にバンドと周波数のデータを送る。Ｑ１は
スイッチングトランジスタで、出力ポートＰ４がＬｏｗ
の電圧のときはオフ、Ｈｉｇｈの電圧のときはオンとな
る。Ｃ１〜Ｃ３はコンデンサでＣＲ１はセラミック発振
子である。なお、破線枠内のスイッチングトランジスタ
Ｑ１，コンデンサＣ１，抵抗器Ｒ４の回路は外付回路で
ある。

【０００４】次にその動作を説明する。図４のマイクロ
コンピュータ26は、その機能ブロックを示すものであっ
て、操作スイッチＳ21〜Ｓ22を操作するとＰＬＬ制御部
よりＰＬＬ回路ブロック24にバンドと周波数のデータが
送られると同時に、ポート制御部にも同様のデータが送
られる。ポート制御部では、送られたデータの周波数が
周波数記憶部にメモリーされている周波数と同じ場合は
電磁障害が発生するので、この場合、通常はＬｏｗの電
圧となっている出力ポートＰ４をＨｉｇｈの電圧とし、
スイッチングトランジスタＱ１をオンにすることにより
発振回路のコンデンサＣ２にコンデンサＣ１が並列に挿
入され、通常はセラミック発振子ＣＲ１とコンデンサＣ
２，Ｃ３で決定されているクロック発振周波数が低くな
って、受信機の受信帯にあたるクロック発振周波数の高
調波の周波数がシフトし、受信周波数に与える障害がな
くなるように構成されている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな構成では、集積回路外部に新たに発振周波数を変化
させる回路を設ける必要があり、また、外部にこの回路
を制御するポートも必要であるため有効端子数が減少す
る外、他の機器に電磁障害を起こす恐れがある等の問題
点がある。

【０００６】本発明は上記の問題点を解決するものであ
り、外部に発振周波数を変化させる回路を設けることな
く、クロック発振周波数の高調波が外部の信号に与える
電磁放射による障害を低減する効果が大きい集積回路を
提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明の集積回路は、論
理回路、記憶回路等の動作に必要なクロックの発振周波
数を決定するクロック発生器と、前記クロック発生器の
発振周波数と電磁障害の対象となる外部の信号を分周し
た周波数とを比較する比較器を備え、前記比較器の比較
結果により前記クロック発振周波数を変化させるように
したものである。

【０００８】この発明によれば、電磁障害の対象となる
外部の信号に対応してクロック発振回路の発振周波数を
変化させる制御回路を集積回路内に設けることにより、
電磁障害を大きく低減することができ、従来のように外
部に発振周波数を変化させる回路を設ける必要もない。

【０００９】

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照しながら説明する。

【００１０】(実施の形態１)図１は本発明の集積回路の
実施の形態１における構成を示すブロック図であり、図
中、１は集積回路チップ、２は外部信号、３は帯域フィ
ルタ、４は分周器、５は比較器、６はクロック発生器で
ある。なお、図面上は省略しているが、これ以外に論理
回路、記憶回路等クロック発生器６よりのクロックを用
いる回路が存在することは勿論である。その動作として
は、まず、帯域フィルタ３が外部信号２から必要な周波
数帯域の信号を選択し、分周器４はこの選択された信号
をクロック発生器の周波数近くまで分周する。比較器５
は分周器４で分周した信号とクロック発生器６で発生し
た信号とを比較し、同じ周波数であれば電磁障害が発生
するのでクロック発生器６を制御してその周波数を変更
する。このような動作により、クロック周波数が決定さ
れ、クロック発生器６の周波数が所望の周波数になり、
その高調波が電磁障害を発生させることはない。

【００１１】次にクロック発生器の具体的構成例につい
て説明する。

【００１２】図２は本発明の集積回路の実施の形態１に
おけるクロック発生器の構成例を示す回路図であり、図
中、７はクロックインバータ、８は帰還抵抗、９はセラ
ミック発振子、10はコンデンサ、11は補助クロックイン
バータ、12は補助帰還抵抗、13は補助コンデンサ、Ｓ
１，Ｓ２，Ｓ３は切り替えスイッチである。この、クロ
ック発生器はクロックインバータ７，帰還抵抗８，セラ
ミック発振子９，コンデンサ10の回路で固有振動数が決
まり発振周波数が決定される。

【００１３】ここでクロック周波数を変更する場合、次
の４通りの実現手段がある。

【００１４】(1)切り替えスイッチＳ１のみをオンする
ことで補助クロックインバータ11が接続されてクロック
インバータの能力が大きくなり、クロック発振器の定数
が変わることにより固有振動数が変わり、クロック周波
数が変わる。

【００１５】(2)切り替えスイッチＳ２のみをオンする
ことで補助帰還抵抗12が接続されて帰還抵抗の抵抗値が
変わり、クロック発振器の定数が変わってクロック周波
数が変わる。

【００１６】(3)切り替えスイッチＳ３のみをオンする
ことで補助コンデンサ13が接続されて付加容量値が変わ
り、クロック発振器の定数が変わってクロック周波数が
変わる。

【００１７】(4)前記３通りの実現手段であるクロック
インバータの増強、フィードバック抵抗の変化、コンデ
ンサ容量値の変化を組み合わせることにより、より細か
く発振周波数を可変することが可能となる。

【００１８】以上のように本実施の形態によれば、集積
回路内部において電磁障害を生じない状態のクロック周
波数を簡単な回路の付加により発生させることができ
る。

【００１９】(実施の形態２)図３は本発明の集積回路の
実施の形態２における構成を示すブロック図であり、図
中、14は集積回路チップ、15は位相比較器、16は低域通
過フィルタ(以下ＬＰＦという)、17は電圧制御発振器
（以下ＶＣＯという）、18，19は分周器、20は位相比較
器である。なお、比較的周波数の低いセラミック発振子
９、コンデンサ10、クロックインバータ７については前
記実施の形態１のものと同様の動作をするのでこれと同
一符号を用いている。

【００２０】次にその各々の動作を説明する。位相比較
器15は外部から供給される基準信号と内部で発生された
基本クロックの位相を比較するものであり、ＬＰＦ16は
この位相比較器15により得られる位相誤差信号に比例す
る直流電圧を得るものである。ＶＣＯ17はＬＰＦ16によ
って得られる位相誤差電圧によって発振周波数が制御さ
れ、また、分周器18はＶＣＯ17の出力を分周する周波数
分周器である。分周器19は、外部の信号を分周する周波
数分周器であり、位相比較器20はＶＣＯ17と分周器19の
位相を比較するものである。これら位相比較器15，20，
ＬＰＦ16，分周器18，19等によるＰＬＬ回路とＶＣＯ17
により周波数てい倍器が構成され、ノイズが低減される
と共に、前記実施の形態１の場合と同様ＶＣＯ17の出力
は、その高調波が外部信号に対して電磁障害を起こさな
い所望のクロック周波数となり、システムクロックとし
て用いられる。基本クロック発生器は比較的周波数の低
いセラミック発振子９、コンデンサ10、クロックインバ
ータ７の回路で固有振動数が決まり発振周波数が決定さ
れる。

【００２１】以上のように本実施の形態によれば、集積
回路内部において電磁障害を生じない状態のクロック周
波数を発生させることができるは勿論、発生されるクロ
ックが、集積回路外部の信号の周波数に影響されず自由
に設定でき、また基準信号として、外部には比較的周波
数の低いセラミック発振子によるクロックを用いている
ので、高調波電磁波の放射が非常に少ない。

【００２２】

【発明の効果】以上のように本発明によれば、集積回路
外部に新たに発振周波数を変化させる回路を設けること
なく、クロック発振周波数の高調波が外部の信号に与え
る電磁障害を低減することができるという有利な効果が
得られる。

【図面の簡単な説明】

【図１】本発明の集積回路の実施の形態１における構成
を示すブロック図である。

【図２】本発明の集積回路の実施の形態１におけるクロ
ック発生器の構成例を示す回路図である。

【図３】本発明の集積回路の実施の形態２における構成
を示すブロック図である。

【図４】従来の集積回路の構成を示すブロック図であ
る。

【符号の説明】

１，14…集積回路チップ、２…外部信号、３…帯域
フィルタ、４，18，19…分周器、５…比較器、６
…クロック発生器、７…クロックインバータ、８…帰
還抵抗、９…セラミック発振子、 10…コンデンサ、
11…補助クロックインバータ、 12…補助帰還抵抗、
13…補助コンデンサ、 15，20…位相比較器、 16…
ＬＰＦ、 17…ＶＣＯ。

Claims

【特許請求の範囲】

【請求項１】論理回路、記憶回路の内の少なくとも一
つを含む集積回路であって、回路の動作に必要なクロッ
クの発振周波数を決定するクロック発生器と、前記クロ
ック発生器の発振周波数と電磁障害の対象となる外部の
信号を分周した周波数とを比較する比較器を備え、前記
比較器の比較結果により前記クロック発振周波数を変化
させることを特徴とする集積回路。
【請求項２】クロック発生器はクロックインバータに
より構成されると共に、その能力可変手段を有し、この
可変手段によりクロックインバータの能力を変化させる
ことにより、クロックの発振周波数を変化させることを
特徴とする請求項１記載の集積回路。
【請求項３】クロック発生器には帰還抵抗が接続され
ると共に、その帰還抵抗の抵抗値可変手段を有し、この
可変手段により帰還抵抗の抵抗値を変化させることによ
り、クロックの発振周波数を変化させることを特徴とす
る請求項１記載の集積回路。
【請求項４】クロック発生器には付加容量となるコン
デンサが接続されると共に、その容量の可変手段を有
し、この可変手段によりコンデンサの容量を変化させる
ことにより、クロックの発振周波数を変化させることを
特徴とする請求項１記載の集積回路。
【請求項５】クロック発生器はクロックインバータ及
びその能力可変手段と、帰還抵抗及びその抵抗値可変手
段と、付加容量となるコンデンサ及びその容量可変手段
を有し、これら可変手段による可変制御によりクロック
の発振周波数を変化させることを特徴とする請求項１記
載の集積回路。
【請求項６】クロック発生器はＰＬＬ回路で構成され
ていることを特徴とする請求項１記載の集積回路。