JPS6352783B2 - - Google Patents
Info
- Publication number
- JPS6352783B2 JPS6352783B2 JP58028820A JP2882083A JPS6352783B2 JP S6352783 B2 JPS6352783 B2 JP S6352783B2 JP 58028820 A JP58028820 A JP 58028820A JP 2882083 A JP2882083 A JP 2882083A JP S6352783 B2 JPS6352783 B2 JP S6352783B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- ratio
- resistor
- corners
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、特に半導体集積回路における拡散抵
抗に関するものである。
抗に関するものである。
半導体集積回路の抵抗はその絶対精度よりむし
ろ抵抗の比精度を要求される場合が多い。本発明
は抵抗の良い比精度を得る事を目的としたもので
ある。以下、比精度を相対比と呼び、又抵抗の比
を抵抗比と呼ぶ。
ろ抵抗の比精度を要求される場合が多い。本発明
は抵抗の良い比精度を得る事を目的としたもので
ある。以下、比精度を相対比と呼び、又抵抗の比
を抵抗比と呼ぶ。
本発明を説明する前に拡散抵抗について簡単に
ふれる。拡散抵抗は(1)式でその抵抗値Ｒが表わさ
れる。
ふれる。拡散抵抗は(1)式でその抵抗値Ｒが表わさ
れる。
Ｒ＝RC＋ρS・α・Ｌ／Ｗ＋ρS／２・ｎ ……(1)
(1)式の右辺第１項、すなわち、RCは外部配線
と抵抗とのコンタクト部での抵抗値を示す。ま
た、ρSは拡散抵抗の層抵抗、αは抵抗幅の補正係
数、Ｌは拡散抵抗のマスク上の抵抗長、Ｗは拡散
抵抗のマスク上の抵抗幅、ｎは抵抗のコーナー数
（折り曲げ数）である。すなわち、半導体抵抗の
抵抗値は、電極との接触抵抗、抵抗領域の抵抗お
よび抵抗領域のコーナーの数できまる。
と抵抗とのコンタクト部での抵抗値を示す。ま
た、ρSは拡散抵抗の層抵抗、αは抵抗幅の補正係
数、Ｌは拡散抵抗のマスク上の抵抗長、Ｗは拡散
抵抗のマスク上の抵抗幅、ｎは抵抗のコーナー数
（折り曲げ数）である。すなわち、半導体抵抗の
抵抗値は、電極との接触抵抗、抵抗領域の抵抗お
よび抵抗領域のコーナーの数できまる。
通常拡散抵抗は、バイポーラトランジスタを主
任とする集積回路では、NPNトランジスタのベ
ースと同時にＰ型不純物を導入し、熱工程を経て
形成される。ここで問題とするのは、この拡散抵
抗がコーナーを持ち、さらにコーナーを持つ他の
拡散抵抗と相対比をとる場合である。
任とする集積回路では、NPNトランジスタのベ
ースと同時にＰ型不純物を導入し、熱工程を経て
形成される。ここで問題とするのは、この拡散抵
抗がコーナーを持ち、さらにコーナーを持つ他の
拡散抵抗と相対比をとる場合である。
一般に相対比をとる抵抗で誤差を生ずる主な原
因となるのは、抵抗コーナー部での拡散工程の拡
散横広がりによる抵抗長の変化、およびPR工程
でのアンダーエツチ、オーバーエツチ等による抵
抗長の変化である。尚、抵抗の電極とのコンタク
ト部での影響は、複数の抵抗同士で同じように受
けるものであるから無視できる。
因となるのは、抵抗コーナー部での拡散工程の拡
散横広がりによる抵抗長の変化、およびPR工程
でのアンダーエツチ、オーバーエツチ等による抵
抗長の変化である。尚、抵抗の電極とのコンタク
ト部での影響は、複数の抵抗同士で同じように受
けるものであるから無視できる。
第１図をもつて上記を簡単に説明する。(1)式よ
り、抵抗値、コーナー数等のパラメータを代入し
て求めた抵抗長Ｌ（L1＋L2）はマスク上の寸法１
に相当する。Ｐ型不純物導入、熱工程を経た拡散
後の抵抗長は、コーナー部での拡散横広がり、エ
ツチング条件により拡散後では破線２で示すよう
になつてL′（L′1＋L′2）となり設計値とズレてし
まつている。なお、抵抗幅の拡散前の値Ｗと拡散
後の値W′は(1)式でのα抵抗補正係数に含まれて
いる。このように、抵抗領域に折れ曲り部を有す
ることは、抵抗の設計値からのズレを大きくする
ものである。従つて、コーナー数の異なる二つの
抵抗の相対比を得るのは従来困難である。
り、抵抗値、コーナー数等のパラメータを代入し
て求めた抵抗長Ｌ（L1＋L2）はマスク上の寸法１
に相当する。Ｐ型不純物導入、熱工程を経た拡散
後の抵抗長は、コーナー部での拡散横広がり、エ
ツチング条件により拡散後では破線２で示すよう
になつてL′（L′1＋L′2）となり設計値とズレてし
まつている。なお、抵抗幅の拡散前の値Ｗと拡散
後の値W′は(1)式でのα抵抗補正係数に含まれて
いる。このように、抵抗領域に折れ曲り部を有す
ることは、抵抗の設計値からのズレを大きくする
ものである。従つて、コーナー数の異なる二つの
抵抗の相対比を得るのは従来困難である。
相対比が要求される二つの抵抗パターンは、例
えば第２図のように従来は形成されていた。これ
ら二つの抵抗パターン３，４にはコーナーが存在
しないため、コーナー部でのエツチング条件によ
る拡散横広がりのために抵抗長が変化することは
無い。よつて抵抗比（１：２）の抵抗R1，R2を
得るには、抵抗R2の抵抗長を抵抗R1のそれの２
倍にすればよい。
えば第２図のように従来は形成されていた。これ
ら二つの抵抗パターン３，４にはコーナーが存在
しないため、コーナー部でのエツチング条件によ
る拡散横広がりのために抵抗長が変化することは
無い。よつて抵抗比（１：２）の抵抗R1，R2を
得るには、抵抗R2の抵抗長を抵抗R1のそれの２
倍にすればよい。
しかしながら、上記の方法では集積回路のチツ
プサイズの制約から実現できない場合が多い。す
なわち抵抗比が大きい抵抗の相対比をとる場合や
相対比をとる抵抗の数が多い場合では、すべての
抵抗領域を直線状に形成することは不可能に近
い。したがつて、抵抗領域は通常少なくとも１つ
のコーナーをもつ。したがつて、１以外の抵抗比
を実現するための従来の方法は、単に抵抗長をそ
の抵抗比に応じて設定するだけで、抵抗のコーナ
ー数は全く無視していた。抵抗のコーナー数は、
従来技術では抵抗配置スペースに合せて適当にも
うけており、抵抗幅のみ同一として抵抗長で相対
比をとつていた。
プサイズの制約から実現できない場合が多い。す
なわち抵抗比が大きい抵抗の相対比をとる場合や
相対比をとる抵抗の数が多い場合では、すべての
抵抗領域を直線状に形成することは不可能に近
い。したがつて、抵抗領域は通常少なくとも１つ
のコーナーをもつ。したがつて、１以外の抵抗比
を実現するための従来の方法は、単に抵抗長をそ
の抵抗比に応じて設定するだけで、抵抗のコーナ
ー数は全く無視していた。抵抗のコーナー数は、
従来技術では抵抗配置スペースに合せて適当にも
うけており、抵抗幅のみ同一として抵抗長で相対
比をとつていた。
したがつて、コーナー部での拡散横広がり、エ
ツチング条件により相対比が正確にはとれていな
かつた。例えば、抵抗比１：10が望まれる二つの
抵抗R3，R4は、第３図に示すようなパターンと
されていた。抵抗R3，R4はマスク上で実線９，
１１に示すパターン形状であり、これらの抵抗長
は１：10に設計されている。実質に不純物を導入
して領域を形成すると、破線１０，１２のように
変化する。また、抵抗R3，R4でコーナー数は共
に１である。
ツチング条件により相対比が正確にはとれていな
かつた。例えば、抵抗比１：10が望まれる二つの
抵抗R3，R4は、第３図に示すようなパターンと
されていた。抵抗R3，R4はマスク上で実線９，
１１に示すパターン形状であり、これらの抵抗長
は１：10に設計されている。実質に不純物を導入
して領域を形成すると、破線１０，１２のように
変化する。また、抵抗R3，R4でコーナー数は共
に１である。
このような構成において、抵抗R5の抵抗値は
(1)式より(2)式となり R5＝RC＋ρS／２＋ρS・αＬ／Ｗ ……(2) となる。抵抗R6も(1)式より同様に示されるが、
コンタクト部抵抗RC、コーナー数１であるから
(3)式で示される。
(1)式より(2)式となり R5＝RC＋ρS／２＋ρS・αＬ／Ｗ ……(2) となる。抵抗R6も(1)式より同様に示されるが、
コンタクト部抵抗RC、コーナー数１であるから
(3)式で示される。
R6＝10・R5＝RC＋ρS／２＋ρS・α・10L＋９・
Ｒ・Ｗ／ρS・α・９／２・Ｗ／α／Ｗ……(3) (3)式の右辺第３項の分子（10・Ｌ＋９・RC・
Ｗ／ρS・α＋９／２・Ｗ／α）は、R5：R6＝１：10のR
5 の抵抗長Ｌに対するR6の計算より求めた抵抗長
を意味する。
Ｒ・Ｗ／ρS・α・９／２・Ｗ／α／Ｗ……(3) (3)式の右辺第３項の分子（10・Ｌ＋９・RC・
Ｗ／ρS・α＋９／２・Ｗ／α）は、R5：R6＝１：10のR
5 の抵抗長Ｌに対するR6の計算より求めた抵抗長
を意味する。
ここで、実際に次に示す適当な数値を代入す
る。Ｌ＝85μ、ρS＝200Ω、RC＝200Ω、α＝１、
Ｗ＝10μ、△Ｌ＝5μ、△Ｌ／２はコーナーで生ずる 拡散横広がり、エツチング条件による抵抗長の変
化分である。マスク寸法上での抵抗比をR′4／
R′3、拡散後の抵抗比をR4／R3とすると相対比Ｋ
はＫ＝R4／R3／R′4／R′3で示される。
る。Ｌ＝85μ、ρS＝200Ω、RC＝200Ω、α＝１、
Ｗ＝10μ、△Ｌ＝5μ、△Ｌ／２はコーナーで生ずる 拡散横広がり、エツチング条件による抵抗長の変
化分である。マスク寸法上での抵抗比をR′4／
R′3、拡散後の抵抗比をR4／R3とすると相対比Ｋ
はＫ＝R4／R3／R′4／R′3で示される。
Ｋ＝R4／R3／R′4／R′3×100＝105（％） ……(4)
R4＝RC＋ρS／２＋ρS・α・（10L＋9W・RC／ρS
・α＋９／２ Ｗ／α−△Ｌ）／Ｗ R′4＝RC＋ρS／２＋ρS・α・（10L＋9W・RC／
ρS・α＋９／２ Ｗ／α）／Ｗ R3＝RC＋ρS／２＋ρS・α・（Ｌ−△Ｌ）／Ｗ R′3＝RC＋ρS／２＋ρS・α・Ｌ／Ｗ (4)式は、抵抗設計値に対して拡散後のコーナー
での拡散横広がり、エツチング条件により抵抗の
相対比が５％ズレる事を示している。
・α＋９／２ Ｗ／α−△Ｌ）／Ｗ R′4＝RC＋ρS／２＋ρS・α・（10L＋9W・RC／
ρS・α＋９／２ Ｗ／α）／Ｗ R3＝RC＋ρS／２＋ρS・α・（Ｌ−△Ｌ）／Ｗ R′3＝RC＋ρS／２＋ρS・α・Ｌ／Ｗ (4)式は、抵抗設計値に対して拡散後のコーナー
での拡散横広がり、エツチング条件により抵抗の
相対比が５％ズレる事を示している。
以上のように、従来技術では正確な相対比は実
現されなかつた。
現されなかつた。
本発明の目的は、正確な相対比をもつて形成さ
れた半導体抵抗を有する集積回路を提供すること
にある。
れた半導体抵抗を有する集積回路を提供すること
にある。
本発明は、相対比に応じて抵抗のコーナー数の
比も設定されていることを特徴とする。すなわ
ち、本発明は、相対比をとる抵抗の抵抗比に合せ
てコーナー数の比をとる事でコーナー部で生じる
拡散横広がり、エツチング条件での相対比の悪化
を防止するものであり、コーナー数さえ注意すれ
ば抵抗配置スペースにとらわれず抵抗の良好な相
対比を得るものである。
比も設定されていることを特徴とする。すなわ
ち、本発明は、相対比をとる抵抗の抵抗比に合せ
てコーナー数の比をとる事でコーナー部で生じる
拡散横広がり、エツチング条件での相対比の悪化
を防止するものであり、コーナー数さえ注意すれ
ば抵抗配置スペースにとらわれず抵抗の良好な相
対比を得るものである。
第４図は本発明の一実施例を示すもので、第３
図と同様に抵抗比１：10を実現したものである。
ただし、抵抗R5に１つのコーナーがあるのに対
して、抵抗R6は10のコーナー数をもつように抵
抗領域が両端部間で10回折れ曲がつている。ま
た、抵抗R6の抵抗長は抵抗R5のそれに比して10
倍である。実線１３，１５は抵抗R5，R6のマス
ク上でのパターン図、破線１４，１６は実際に不
純物を導入して抵抗領域を形成した際にできるパ
ターン図である。
図と同様に抵抗比１：10を実現したものである。
ただし、抵抗R5に１つのコーナーがあるのに対
して、抵抗R6は10のコーナー数をもつように抵
抗領域が両端部間で10回折れ曲がつている。ま
た、抵抗R6の抵抗長は抵抗R5のそれに比して10
倍である。実線１３，１５は抵抗R5，R6のマス
ク上でのパターン図、破線１４，１６は実際に不
純物を導入して抵抗領域を形成した際にできるパ
ターン図である。
かかる抵抗パターンにおいて、第３図で示した
のと同じ数値（Ｌ＝85μ、ρS＝200Ω、RC＝200
Ω、α＝１、Ｗ＝10μ、△Ｌ＝5μ）を代入する
と、相対比Ｋは(5)式となる。
のと同じ数値（Ｌ＝85μ、ρS＝200Ω、RC＝200
Ω、α＝１、Ｗ＝10μ、△Ｌ＝5μ）を代入する
と、相対比Ｋは(5)式となる。
Ｋ＝R6／R5／R′6／R′5×100＝100（％） ……(5)
R6＝RC＋5ρS＋10L＋9W・RC／ρS・α−△Ｌ・10／Ｗ
R′6＝RC＋5ρS＋10L＋９・Ｗ・RC／Ｗ
R5＝RC＋ρS／２＋ρS・α・（Ｌ−△Ｌ）／Ｗ
R′5＝RC＋ρS／２＋ρS・α・Ｌ／Ｗ
(5)式より拡散横広がり、エツチング条件によつ
ても良好な相対比を示す。
ても良好な相対比を示す。
第５図は本発明の他の実施例を示し、抵抗
R7：R8＝１：２をねらつている。このため、抵
抗R7の抵抗領域５に対して抵抗R8の抵抗長を２
倍し、かつコーナー数も２倍にしている。ただ
し、抵抗R8は二つの抵抗領域６，８で形成され、
それらの間が配線導体７で接続されている。この
実施例でも、前述の理由から正確な相対比がえら
れる。
R7：R8＝１：２をねらつている。このため、抵
抗R7の抵抗領域５に対して抵抗R8の抵抗長を２
倍し、かつコーナー数も２倍にしている。ただ
し、抵抗R8は二つの抵抗領域６，８で形成され、
それらの間が配線導体７で接続されている。この
実施例でも、前述の理由から正確な相対比がえら
れる。
以上の説明から一般式を導くと、
R1＝RC＋n1・ρS／２＋ρS・α・Ｌ／Ｗ ……(6)
R2／R1＝n2／n1 ……(7)
n1、n2：抵抗のコーナー数
(6)、(7)より相対比は(8)式となる。
Ｋ＝
RC＋n2ρS／２＋ρS・α・｛（n2／n1Ｌ）＋Ｗ（n2／n1
−１）RC／ρS・α−n2・△Ｌ｝／ＷRC＋n1ρS／２＋ρ
S・αＬ−n1・△Ｌ／ＷRC＋n2ρS／２＋ρS・α・｛（n
2／n1Ｌ）＋Ｗ（n2／n1−１）RC／ρS・α／ＷRC＋n1ρ
S／２＋ρS・α・Ｌ／Ｗ ……(8) このように、本発明は要するにコーナー部で生
ずる誤差を抵抗比に合せコーナー数を設ける事で
相殺しているのである。
RC＋n2ρS／２＋ρS・α・｛（n2／n1Ｌ）＋Ｗ（n2／n1
−１）RC／ρS・α−n2・△Ｌ｝／ＷRC＋n1ρS／２＋ρ
S・αＬ−n1・△Ｌ／ＷRC＋n2ρS／２＋ρS・α・｛（n
2／n1Ｌ）＋Ｗ（n2／n1−１）RC／ρS・α／ＷRC＋n1ρ
S／２＋ρS・α・Ｌ／Ｗ ……(8) このように、本発明は要するにコーナー部で生
ずる誤差を抵抗比に合せコーナー数を設ける事で
相殺しているのである。
第６図は、レイアウトの関数でR9：R101：６
の抵抗比で、抵抗R9のコーナー数１カ所に対し
て抵抗R10のコーナー数６ケ所を一つの領域で実
現できない場合の例で、この場合、第５図に示し
たようにR10を２つの抵抗１８，２０を配線導体
１９で接続したシリーズ接続体とし、合計のコー
ナー数が６となれば良い事で可能となる。
の抵抗比で、抵抗R9のコーナー数１カ所に対し
て抵抗R10のコーナー数６ケ所を一つの領域で実
現できない場合の例で、この場合、第５図に示し
たようにR10を２つの抵抗１８，２０を配線導体
１９で接続したシリーズ接続体とし、合計のコー
ナー数が６となれば良い事で可能となる。
次に、抵抗比が整数倍でない場合のコーナー数
の設定について下記に述べる。
の設定について下記に述べる。
第１の方法は抵抗コーナー数が整数となる様最
少公倍数をとる方法である。具体的に一例を示す
とR1：R12＝1kΩ：3.5kΩの場合、抵抗比に合せ
てコーナー数を設定するが、この場合１カ所対
3.5カ所となつてしまい不具合を生じる。この場
合、２を乗じて２：７すなわち、第７図に示すよ
うに、領域２１，２２のコーナー数２カ所対７カ
所とすれば良い。参考に次の数値Ｗ＝10μ、RC＝
200Ω、α＝１、Ｌ＝85μ、△Ｌ＝5μ、ρS＝200Ω、
n1＝２、n2＝７を代入すると、抵抗領域形成後の
相対比は(8)式より Ｋ＝R12／R11／R′12／R′11＝100（％）……(
9) となり拡散後も良好な相対比がとれている。
少公倍数をとる方法である。具体的に一例を示す
とR1：R12＝1kΩ：3.5kΩの場合、抵抗比に合せ
てコーナー数を設定するが、この場合１カ所対
3.5カ所となつてしまい不具合を生じる。この場
合、２を乗じて２：７すなわち、第７図に示すよ
うに、領域２１，２２のコーナー数２カ所対７カ
所とすれば良い。参考に次の数値Ｗ＝10μ、RC＝
200Ω、α＝１、Ｌ＝85μ、△Ｌ＝5μ、ρS＝200Ω、
n1＝２、n2＝７を代入すると、抵抗領域形成後の
相対比は(8)式より Ｋ＝R12／R11／R′12／R′11＝100（％）……(
9) となり拡散後も良好な相対比がとれている。
第２の方法はコーナー数を抵抗比に概略合せる
方法である。すなわち、例えばR13：R14＝2.2k
Ω：8.2kΩの様な抵抗の相対比をとる場合、前述
の第１の方法でコーナー数が整数となる様にとる
と、R13でコーナー数11カ所、R14でコーナー数
41カ所となり、レイアウト上困難な場合が生じ
る。従つて、この様な場合では、概略コーナー数
を抵抗比に合せれば良い。すなわち、第８図に示
すように、R13の抵抗領域２３に１カ所、R14の
抵抗領域２４に４カ所のコーナーをそれぞれ設け
ることで相対比がほぼ正確に実現される。
方法である。すなわち、例えばR13：R14＝2.2k
Ω：8.2kΩの様な抵抗の相対比をとる場合、前述
の第１の方法でコーナー数が整数となる様にとる
と、R13でコーナー数11カ所、R14でコーナー数
41カ所となり、レイアウト上困難な場合が生じ
る。従つて、この様な場合では、概略コーナー数
を抵抗比に合せれば良い。すなわち、第８図に示
すように、R13の抵抗領域２３に１カ所、R14の
抵抗領域２４に４カ所のコーナーをそれぞれ設け
ることで相対比がほぼ正確に実現される。
以上の通り、抵抗比に合せ抵抗のコーナー数の
比をとれば、抵抗の相対比は拡散、エツチング等
での抵抗長のズレ、コーナー部でのρSのバラツキ
に起因する相対比の悪化を防止でき精度の良い相
対比が得られる。
比をとれば、抵抗の相対比は拡散、エツチング等
での抵抗長のズレ、コーナー部でのρSのバラツキ
に起因する相対比の悪化を防止でき精度の良い相
対比が得られる。
以上はＰ型不純物拡散抵抗で説明してきたが、
本願はイオン注入抵抗、ピンチ抵抗等の抵抗やＮ
型不純物による抵抗にも適応できる。
本願はイオン注入抵抗、ピンチ抵抗等の抵抗やＮ
型不純物による抵抗にも適応できる。
一例としてピンチ抵抗の相対比１：３にとつた
場合を第９図に示す。ピンチ抵抗は、抵抗領域２
５の一部とオーバラツプする領域２６を設け、領
域２６下の抵抗領域２５部分を高抵抗として使う
ものであるから、抵抗R15に対して抵抗R16では
領域２８を領域２９の３つのコーナー部とオーバ
ーラツプするように設ける。
場合を第９図に示す。ピンチ抵抗は、抵抗領域２
５の一部とオーバラツプする領域２６を設け、領
域２６下の抵抗領域２５部分を高抵抗として使う
ものであるから、抵抗R15に対して抵抗R16では
領域２８を領域２９の３つのコーナー部とオーバ
ーラツプするように設ける。
以上のように、本発明は相対比をとる抵抗が多
い場合、又パワーIC等でのアイドリング設定用
抵抗など良い相対比が要求され、さらに抵抗比が
大きい場合などに好適である。すなわち、自由な
抵抗配置スペースで良好な相対比が得られる事か
ら半導体集積回路において高集積化に大いに役立
つ。
い場合、又パワーIC等でのアイドリング設定用
抵抗など良い相対比が要求され、さらに抵抗比が
大きい場合などに好適である。すなわち、自由な
抵抗配置スペースで良好な相対比が得られる事か
ら半導体集積回路において高集積化に大いに役立
つ。
第１図乃至第３図は従来の半導体抵抗を示すパ
ターン平面図、第４図乃至第８図は本発明を拡散
抵抗に適用した実施例を示す抵抗のパターン図で
あり、第９図は本発明をピンチ抵抗に適用した実
施例を示す。 １，３，４，５，６，８，９，１１，１３，１
５，１７，１８，２０，２１，２２，２３，２
４，２５，２７……Ｐ型不純物マスク上の寸法領
域、７，１９……接続用Al配線、２，１０，１
２，１４，１６……拡散後のＰ型不純物抵抗領
域、２６，２７……Ｎ型不純物層をそれぞれ示
す。
ターン平面図、第４図乃至第８図は本発明を拡散
抵抗に適用した実施例を示す抵抗のパターン図で
あり、第９図は本発明をピンチ抵抗に適用した実
施例を示す。 １，３，４，５，６，８，９，１１，１３，１
５，１７，１８，２０，２１，２２，２３，２
４，２５，２７……Ｐ型不純物マスク上の寸法領
域、７，１９……接続用Al配線、２，１０，１
２，１４，１６……拡散後のＰ型不純物抵抗領
域、２６，２７……Ｎ型不純物層をそれぞれ示
す。
Claims (1)
- １ 少なくとも第１および第２の半導体抵抗素子
を有し、前記第１および第２の抵抗素子のそれぞ
れの折り曲げ回数の比が前記第１および第２の抵
抗素子間の抵抗比と概略一致していることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028820A JPS59155163A (ja) | 1983-02-23 | 1983-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028820A JPS59155163A (ja) | 1983-02-23 | 1983-02-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155163A JPS59155163A (ja) | 1984-09-04 |
| JPS6352783B2 true JPS6352783B2 (ja) | 1988-10-20 |
Family
ID=12259033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58028820A Granted JPS59155163A (ja) | 1983-02-23 | 1983-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155163A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142667A (ja) * | 1986-12-04 | 1988-06-15 | Nec Corp | ＧａＡｓ半導体集積回路 |
-
1983
- 1983-02-23 JP JP58028820A patent/JPS59155163A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59155163A (ja) | 1984-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560583A (en) | Resistor design system | |
| EP0066263B2 (en) | Semiconductor device having two resistors | |
| JPS6352783B2 (ja) | ||
| JPH0226789B2 (ja) | ||
| JPH0127588B2 (ja) | ||
| JPS6031263A (ja) | 半導体集積回路装置 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPH0311107B2 (ja) | ||
| JPH022295B2 (ja) | ||
| JP3113202B2 (ja) | 半導体装置 | |
| JPH0310234B2 (ja) | ||
| JPS6256666B2 (ja) | ||
| JPS62134961A (ja) | 半導体集積回路装置 | |
| JPS58100449A (ja) | 半導体装置 | |
| JPH0511669B2 (ja) | ||
| JPH0997876A (ja) | 半導体装置及びその製造方法 | |
| JPH022296B2 (ja) | ||
| JPS6320864A (ja) | 半動体装置 | |
| JPH03204973A (ja) | 半導体装置の製造方法 | |
| JPS6232639A (ja) | 半導体装置の入力保護回路及びその製造方法 | |
| JPS63237458A (ja) | 半導体抵抗素子 | |
| US6525417B2 (en) | Integrated circuits having reduced step height by using dummy conductive lines | |
| JPH04322458A (ja) | 半導体集積回路装置 | |
| JPH05283619A (ja) | 抵抗素子の形成方法 | |
| JPS62118569A (ja) | 半導体装置の製造方法 |