JPS5810258A - 計算機システムの構成制御装置 - Google Patents
計算機システムの構成制御装置Info
- Publication number
- JPS5810258A JPS5810258A JP56108241A JP10824181A JPS5810258A JP S5810258 A JPS5810258 A JP S5810258A JP 56108241 A JP56108241 A JP 56108241A JP 10824181 A JP10824181 A JP 10824181A JP S5810258 A JPS5810258 A JP S5810258A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- failure diagnosis
- computer system
- cpus
- reconfiguration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、抜故の中央（＊蟇９処理民Ｉｔ （ＣＰ Ｕ
）を茗するマルチ岨°算磯システム、特に、システム
内での異常現象発生時のシステム再構成＋ｔｉｌｌ ｍ
を行う構成制御装置に関する。
）を茗するマルチ岨°算磯システム、特に、システム
内での異常現象発生時のシステム再構成＋ｔｉｌｌ ｍ
を行う構成制御装置に関する。
中央演算処理袋＋Ｊ＆ｊ （ＣＰ Ｕ ｌが自分単独で
その磯罷會チェックする磯１止は自己お断１戊１１巳と
呼ばれる。この自己診断の方法には、αに父のＤｉｇ慎
が１史用される以前の、１台のＣＰ ［Ｊのみを中核と
して構成されるシングルなＣＰＵシステムの時代から、
種々の考え方が提案されている。１り１」えば、ＣＰＵ
上で谷抽品今倉実行し、その酷令が規Ｉｔ時間内に正常
に実行されるか全チェックする方法、もつと単純には、
ＣＰＵ内部処理異常、あるいは、区源喪失の如く金外部
系への出力悟性として曹報する方法などがある。ＣＰ
’Ｕが１台の’Ｍ ｆｔは、システムの構成要素（愼器
）のうち異常構出にて切替等によりシステム桟１ｊシを
維持できるのは、萬々俵数設けられた場合の周辺機器程
度であり、中枢であるＣ ｌ） Ｕ故障の場合は、シス
テム全機能喪失につながる。
その磯罷會チェックする磯１止は自己お断１戊１１巳と
呼ばれる。この自己診断の方法には、αに父のＤｉｇ慎
が１史用される以前の、１台のＣＰ ［Ｊのみを中核と
して構成されるシングルなＣＰＵシステムの時代から、
種々の考え方が提案されている。１り１」えば、ＣＰＵ
上で谷抽品今倉実行し、その酷令が規Ｉｔ時間内に正常
に実行されるか全チェックする方法、もつと単純には、
ＣＰＵ内部処理異常、あるいは、区源喪失の如く金外部
系への出力悟性として曹報する方法などがある。ＣＰ
’Ｕが１台の’Ｍ ｆｔは、システムの構成要素（愼器
）のうち異常構出にて切替等によりシステム桟１ｊシを
維持できるのは、萬々俵数設けられた場合の周辺機器程
度であり、中枢であるＣ ｌ） Ｕ故障の場合は、シス
テム全機能喪失につながる。
しかし、Ｃ１ＰＵ、あるいはこれに準するファイル等の
直要シスデム機器′ｌｒ：複数個待つシステムにおいて
は、当然ながら同等のＣＩ’ Ｕ １台のシステムの場
合に比べて、より多くのシステム機能ケ果すこと力行」
能にｌる。かかるシステムにおいて従来から１更用され
ている内構成の一例全第１図〜第３図により説明する。
直要シスデム機器′ｌｒ：複数個待つシステムにおいて
は、当然ながら同等のＣＩ’ Ｕ １台のシステムの場
合に比べて、より多くのシステム機能ケ果すこと力行」
能にｌる。かかるシステムにおいて従来から１更用され
ている内構成の一例全第１図〜第３図により説明する。
第１図で、２台のＣ’１）Ｕｌ。
２は周辺１洩器類（ハードウェア）１２を入出力バス１
１を介して共有して使用している。今、ＣＰｖＪｌにて
処理へが、Ｃ］’ｉＪ２にて処理Ｂが行われているとし
、処理へは処理Ｂよりも潰先させるものとする。この状
態にて、ＣＰＵＩが故障、即ち停止した場合、ＣＩ）Ｕ
故障１６号１３をＣＰＵ２け受信して、再構成に入る。
１を介して共有して使用している。今、ＣＰｖＪｌにて
処理へが、Ｃ］’ｉＪ２にて処理Ｂが行われているとし
、処理へは処理Ｂよりも潰先させるものとする。この状
態にて、ＣＰＵＩが故障、即ち停止した場合、ＣＩ）Ｕ
故障１６号１３をＣＰＵ２け受信して、再構成に入る。
これを第２図で説明する。
第２図の谷ブ１］ツク２１，２２，２３．２４は左１ｔ
ｌＵ’ｒ１分−１ｒＥ ＣＰ ＩＪ １ ノ内容、右１
Ｉｔｌｓ分がＣＰＵ２の内容を示している。従って、ブ
ロック２１では、ＣＰＵＩ、２の両者が正常であるＣと
が示され、ブロック２２では、ＣＰＵ１が故障し処理Ａ
をＣＰＵ２が行っている再構成後の様子を示している。
ｌＵ’ｒ１分−１ｒＥ ＣＰ ＩＪ １ ノ内容、右１
Ｉｔｌｓ分がＣＰＵ２の内容を示している。従って、ブ
ロック２１では、ＣＰＵＩ、２の両者が正常であるＣと
が示され、ブロック２２では、ＣＰＵ１が故障し処理Ａ
をＣＰＵ２が行っている再構成後の様子を示している。
ブロック２３は、ＣＰＵＩの故障がなおつてＣＰＵＩに
処理Ｂを行わせている事例全示している。ブロック２４
は、ＣＩ）Ｕ２を切離し、ＣＰＵ１が処ｍＡを行ってい
る事例を示している。この後に、切離したＣＰＵ２に処
理Ｂを行わせることによってブロック２１に戻る。３１
〜３４はそのルートを示している。
処理Ｂを行わせている事例全示している。ブロック２４
は、ＣＩ）Ｕ２を切離し、ＣＰＵ１が処ｍＡを行ってい
る事例を示している。この後に、切離したＣＰＵ２に処
理Ｂを行わせることによってブロック２１に戻る。３１
〜３４はそのルートを示している。
第３図は、同様にＣＩ） Ｕの一方が酸１歇した際の他
の様子を示す。先ず、ブロック２１ではＣＰＵ１．２の
両者が正常であることが示されている。
の様子を示す。先ず、ブロック２１ではＣＰＵ１．２の
両者が正常であることが示されている。
ＣＰＵ２が異常になった場合、処理Ｂは処理Ａに比して
優先度が低いため、処理■１が停止しても処理ＡばＣＰ
ＵＩで継続しているため、切替制御は不用である。セし
てＣＰ ＴＪ ２は切離され停止する。
優先度が低いため、処理■１が停止しても処理ＡばＣＰ
ＵＩで継続しているため、切替制御は不用である。セし
てＣＰ ＴＪ ２は切離され停止する。
次に、従来のマルチシステムにおＡて、相互監視がどの
ように行われてｂるかをＣＰ ［Ｊ ４台の場合を説明
する。第４図はその事例であり、４台のＣＰＵＩ、２，
３．４はリング状に形成配置されている。１台のＣ１１
Ｕは、１台の監視ＣＰ Ｕを対象として持ち、４台の監
視が互いにリング状に行われている。図で、信号１５が
相互監視応答要求信号、１６は応答信号である。各ＣＰ
Ｕは、第５図のフローチャー１・に示す如く、監視す
べきＣＰＵが「生」か「死」か（既に「死」ならば以下
の処理は不用）全判断し、「生」ならば応答要求信号１
５を発シ２、規定時間内に応答信号１６が被監視ＣＩ）
Ｕから出力しなければ、被監視ＣＩ） Ｕに異常があ
ったものとし、該被監視ＣＰＵの切離しを行い、これを
「死」の状態として扱う。これ以降は、残りＣＰ Ｕの
構成において予め定義されたモードに再構成される。
ように行われてｂるかをＣＰ ［Ｊ ４台の場合を説明
する。第４図はその事例であり、４台のＣＰＵＩ、２，
３．４はリング状に形成配置されている。１台のＣ１１
Ｕは、１台の監視ＣＰ Ｕを対象として持ち、４台の監
視が互いにリング状に行われている。図で、信号１５が
相互監視応答要求信号、１６は応答信号である。各ＣＰ
Ｕは、第５図のフローチャー１・に示す如く、監視す
べきＣＰＵが「生」か「死」か（既に「死」ならば以下
の処理は不用）全判断し、「生」ならば応答要求信号１
５を発シ２、規定時間内に応答信号１６が被監視ＣＩ）
Ｕから出力しなければ、被監視ＣＩ） Ｕに異常があ
ったものとし、該被監視ＣＰＵの切離しを行い、これを
「死」の状態として扱う。これ以降は、残りＣＰ Ｕの
構成において予め定義されたモードに再構成される。
以上の如き従来の監視法では、ＣＰＵが明らかに異常に
なった場合（故障あるいは停止など〕が検出されるにす
ぎなく、従ってそれに基づくシステム再構成においても
、システム機能全体からみたきめ細かい構成制御を行う
には無理がある。例えば、第４図の如＜ ＣＰ Ｕ ４
台のシステムにおいて、ＣＰ Ｕ １では、処理Ａ、、
Ｂ、が行われ、ＣＰ ［Ｊ ２では処理Ａ、、 、 Ｂ
、が行われることになっているものとする。全体がシス
テムとして機能するためには、ＡＩ 、 Ａ、のうちい
ずれか、且つＢ、 、 Ｂ、のうちいずれかが機能して
いることが盛装であるとしよう。前述の如き、ＣＰＵ全
体レベルの監視管理においては、上記の如き細分された
処理（モジュール）は、それ自身内部での異常発生など
によっては、＋４１にモジュール機能停止のみとなり、
構成制御対象とならない場合もあシ得る。このようにし
て、仮に機能ＡＩ と機能へ１が停止していたとしても
、ＣＰＵ１．２は上記した意味のレベルでは監視にかか
らず、従って、ＯＰＵは全体が見かけ上健全にみえるに
もかかわらず、システム機能は動作停止してる事態が起
り得る。
なった場合（故障あるいは停止など〕が検出されるにす
ぎなく、従ってそれに基づくシステム再構成においても
、システム機能全体からみたきめ細かい構成制御を行う
には無理がある。例えば、第４図の如＜ ＣＰ Ｕ ４
台のシステムにおいて、ＣＰ Ｕ １では、処理Ａ、、
Ｂ、が行われ、ＣＰ ［Ｊ ２では処理Ａ、、 、 Ｂ
、が行われることになっているものとする。全体がシス
テムとして機能するためには、ＡＩ 、 Ａ、のうちい
ずれか、且つＢ、 、 Ｂ、のうちいずれかが機能して
いることが盛装であるとしよう。前述の如き、ＣＰＵ全
体レベルの監視管理においては、上記の如き細分された
処理（モジュール）は、それ自身内部での異常発生など
によっては、＋４１にモジュール機能停止のみとなり、
構成制御対象とならない場合もあシ得る。このようにし
て、仮に機能ＡＩ と機能へ１が停止していたとしても
、ＣＰＵ１．２は上記した意味のレベルでは監視にかか
らず、従って、ＯＰＵは全体が見かけ上健全にみえるに
もかかわらず、システム機能は動作停止してる事態が起
り得る。
本発明の目的は、きめの細かい監視と再構成制御とをは
かつてなる計算機システムの構成制御装置を提供するも
のである。
かつてなる計算機システムの構成制御装置を提供するも
のである。
本発明の要旨は、ＣＰＵの自己診断の他にＣＰＵ間の診
断とをはかシ、システム再構成を行わしめるようにした
点にある。更に、診断内容としては、ソフト及びシステ
ム上の面から主としてみた機能毎の診断、及びＣＰＵに
付加される周辺機器（ハードウェア）の診断とをはかつ
て、システム再構成に供せしめている。以下、本発明全
詳述する。
断とをはかシ、システム再構成を行わしめるようにした
点にある。更に、診断内容としては、ソフト及びシステ
ム上の面から主としてみた機能毎の診断、及びＣＰＵに
付加される周辺機器（ハードウェア）の診断とをはかつ
て、システム再構成に供せしめている。以下、本発明全
詳述する。
第６図は、ＣＰＵ４台より成る計算機システムの再構成
制＠ｌ装置の実施例を示す。４台の計算機１．２．３．
４は、相互に監視する関係に構成されている。この役割
は、信号線１２，２１．１３゜３１．１４，４１，２４
，４２，２３，３２，３４゜４３が果す。各ＣＰＵの外
部には、ＣＰＵ状態信号を記憶するレジスタ１０１，１
０２，１０３゜１０４を設けている。構成制御部５は、
本実施例の中心金なし１、谷レジスタ１０１，１０２，
１０３゜１０４に格納されているＣＰＵ状態信号を取込
みシステム再構成のための処理、及びその結果に基づく
再構成制御を行う。再構成制御は信号線５１゜５２．５
３．５４に乗る再構成制御信号によって行う。
制＠ｌ装置の実施例を示す。４台の計算機１．２．３．
４は、相互に監視する関係に構成されている。この役割
は、信号線１２，２１．１３゜３１．１４，４１，２４
，４２，２３，３２，３４゜４３が果す。各ＣＰＵの外
部には、ＣＰＵ状態信号を記憶するレジスタ１０１，１
０２，１０３゜１０４を設けている。構成制御部５は、
本実施例の中心金なし１、谷レジスタ１０１，１０２，
１０３゜１０４に格納されているＣＰＵ状態信号を取込
みシステム再構成のための処理、及びその結果に基づく
再構成制御を行う。再構成制御は信号線５１゜５２．５
３．５４に乗る再構成制御信号によって行う。
全体動作の説明をする前に、各ＣＰＵ内での状態検出及
びその処理について述べよう。
びその処理について述べよう。
先ず、各々のＣＰＵ内での状態把握のために、内部診断
指標Ｓｉｊを導入し、次の如く定義する。
指標Ｓｉｊを導入し、次の如く定義する。
内部診断指標パラメータｎ４ を、
ｒＢ ＝、；ＣＩＢｋＩＴ＋に＋ＺβＩＪｔ１ＰＩｔ…
…（ｌ）とするとき、内部診断指標Ｓ１１は、 １１４ ：２ ｒｈの時、Ｓｒ Ｊ ＝ １．０
＝ ” ｆ２１ｒｔ〉γＩＩの時、Ｓ ＩＪ＝
０．０ ＝・−ｊ（４１と定義する。ここに
、 ＳＢ ｉ第１− ＣＰ Ｕの第ｊ−ｃｐｕ向は内部状態
内部診断指標、 γ鳳１ ；第１−ＣＰＵの第ｊ−ＣＰＵ同は内部診断指
標パラメータ、 ｒｈ ｉ状態値化上限パラメータ、 γｔ ；状態値化下限パラメータ、 Ｔ＋ｋｉ第１−ＣＰＵ内第に機能故障指標、（稼動不可
で１．０％稼動口■で０．ｏとする）Ｐ＋ｚ Ｈ第１−
ＣＰＵ管理管理下第一ハードウェア故障指 標目ｍｉＴ”＋にへの重み付は因子、 ＡＪｔＩＰｔｚへの重み付は因子、（０≦αｌｊｋ 。
…（ｌ）とするとき、内部診断指標Ｓ１１は、 １１４ ：２ ｒｈの時、Ｓｒ Ｊ ＝ １．０
＝ ” ｆ２１ｒｔ〉γＩＩの時、Ｓ ＩＪ＝
０．０ ＝・−ｊ（４１と定義する。ここに
、 ＳＢ ｉ第１− ＣＰ Ｕの第ｊ−ｃｐｕ向は内部状態
内部診断指標、 γ鳳１ ；第１−ＣＰＵの第ｊ−ＣＰＵ同は内部診断指
標パラメータ、 ｒｈ ｉ状態値化上限パラメータ、 γｔ ；状態値化下限パラメータ、 Ｔ＋ｋｉ第１−ＣＰＵ内第に機能故障指標、（稼動不可
で１．０％稼動口■で０．ｏとする）Ｐ＋ｚ Ｈ第１−
ＣＰＵ管理管理下第一ハードウェア故障指 標目ｍｉＴ”＋にへの重み付は因子、 ＡＪｔＩＰｔｚへの重み付は因子、（０≦αｌｊｋ 。
β皇Ｊｚ ＜１．０とする）。
（２）式は完全に異常状態を示し、（４）式は完全に正
常状態を示し、（３）式はその中間の事例、即ち部分的
な異常状態を示している。
常状態を示し、（３）式はその中間の事例、即ち部分的
な異常状態を示している。
以上の定義をもとに、第６図の動作を説明する。
ＣＰＵＩ〜４の各ＣＰＵ内において生成された状態信号
ＳＢ ｉｄ：、信号線１２，２１．１４，４１゜１３．
３１，２３，３２．３４，４３，２４．４２を介して互
いに相手糸へと送られる。但し、１−ｊは自己指定であ
り、自己診断に供される。各々のＣＰＵは自分自身の診
断指標に加え、上記の送出信号受信により、他ＣＰＵの
診断指標も得ることになる。即ち、ＣＰＵ＝にオイテハ
、（８１＞＋ ＠Ｓｔ ！ ｅ ｓｔ ｍ・・・・・・
ｇ Ｓｉｎ ）というシステム内ｎ台（１図ではｎ−４
）のＣＰＵの状態行ベクトルが形成できる。この状態行
ベクトルは、各Ｃ’ＰＵ対応のレジスタ１０１〜１０４
に送られ一時記憶される。このレジスタ１０１−１０４
内の状態性ベク（９） トルデータは、構成制御部５へ送られる。向、状態行ベ
クトルのデータはＳＩ４であるが、このＳ１１は、他系
のＣＰＵからＳＢを受けとった場合と、受けとらなかっ
た場合とがあるため、次のように投票信号Ｖ目に変換し
、この投票偏性ｖＩｊをレジスタ１０１Ｎ１０４に記憶
させている。
ＳＢ ｉｄ：、信号線１２，２１．１４，４１゜１３．
３１，２３，３２．３４，４３，２４．４２を介して互
いに相手糸へと送られる。但し、１−ｊは自己指定であ
り、自己診断に供される。各々のＣＰＵは自分自身の診
断指標に加え、上記の送出信号受信により、他ＣＰＵの
診断指標も得ることになる。即ち、ＣＰＵ＝にオイテハ
、（８１＞＋ ＠Ｓｔ ！ ｅ ｓｔ ｍ・・・・・・
ｇ Ｓｉｎ ）というシステム内ｎ台（１図ではｎ−４
）のＣＰＵの状態行ベクトルが形成できる。この状態行
ベクトルは、各Ｃ’ＰＵ対応のレジスタ１０１〜１０４
に送られ一時記憶される。このレジスタ１０１−１０４
内の状態性ベク（９） トルデータは、構成制御部５へ送られる。向、状態行ベ
クトルのデータはＳＩ４であるが、このＳ１１は、他系
のＣＰＵからＳＢを受けとった場合と、受けとらなかっ
た場合とがあるため、次のように投票信号Ｖ目に変換し
、この投票偏性ｖＩｊをレジスタ１０１Ｎ１０４に記憶
させている。
この投票信号Ｖ目は、各レジスタ１０１〜１０４から構
成ｉ’６１）（ＩｉｌＪ部５に送られ、構成制御部５は
、各ＣＰＵからレジスタ１０１−１０４’に介しての投
票信号によるマトリックスｖＩｊから次式により各ＣＰ
Ｕの状態判断を行う。
成ｉ’６１）（ＩｉｌＪ部５に送られ、構成制御部５は
、各ＣＰＵからレジスタ１０１−１０４’に介しての投
票信号によるマトリックスｖＩｊから次式により各ＣＰ
Ｕの状態判断を行う。
３、０ ・Ｖｔ Ｊ＋ΣＶｌ、≧３． ＯＶｂ
”・・・’ （６１鳥キｊ ここで、Ｖｂはデッドバンドである。即ち、（６）式を
満すＣＰＵ（番号型）はダウンしていると判断され、シ
ステムより切離され、全体が再構成されるべく制御信号
を信号線５１〜５４を介して送出する。この制御信号を
受けた該当ＣＩ） Ｕは、制御信号の指示のもとに必要
な再構成が行われる。
”・・・’ （６１鳥キｊ ここで、Ｖｂはデッドバンドである。即ち、（６）式を
満すＣＰＵ（番号型）はダウンしていると判断され、シ
ステムより切離され、全体が再構成されるべく制御信号
を信号線５１〜５４を介して送出する。この制御信号を
受けた該当ＣＩ） Ｕは、制御信号の指示のもとに必要
な再構成が行われる。
（１０）
以−１−の′実施例によれ（・工、各（２１） Ｕは自
己診断の他に、曲（、： Ｐ Ｕどの関係からみた曲Ｃ
Ｐ Ｕの診断を１寸っており、すれらはすべてＰ＋構成
制呻部に集約できる構成音とつ−Ｃいるため、きめの細
かい内構成１１ｉ１１側ｊが可能ＶＣな１〕た。向。画
構成ｊ間側］部は、−抽のＣＰ １１であってもよく、
史には４台のＣＰＵの１つに６０内＋ＩＧ成刊（財）部
の機能を持た拷てもよい。この１時のこのＣＰ ［Ｊは
マスタＣＰ Ｕ ト称−ｒことがでさＺ）。この１易汀
、谷ＣＰ［Ｊの仄寒判１イノ「は、マスタ舟７１！シて
いるＣＩ） ＩＪ １を最初に実施し、これがダウンし
てい６Ｌ易汀Ｑ−ま、ｆめ決めた継承潅にて、マスクＣ
Ｐ ［Ｊ全移動さ＋！：た鎌、Ｂ度マトリックスＶ＋１
をダウンＣＩ）Ｕ番号ので１および列を排除して考える
ことによって実施１丁能である。
己診断の他に、曲（、： Ｐ Ｕどの関係からみた曲Ｃ
Ｐ Ｕの診断を１寸っており、すれらはすべてＰ＋構成
制呻部に集約できる構成音とつ−Ｃいるため、きめの細
かい内構成１１ｉ１１側ｊが可能ＶＣな１〕た。向。画
構成ｊ間側］部は、−抽のＣＰ １１であってもよく、
史には４台のＣＰＵの１つに６０内＋ＩＧ成刊（財）部
の機能を持た拷てもよい。この１時のこのＣＰ ［Ｊは
マスタＣＰ Ｕ ト称−ｒことがでさＺ）。この１易汀
、谷ＣＰ［Ｊの仄寒判１イノ「は、マスタ舟７１！シて
いるＣＩ） ＩＪ １を最初に実施し、これがダウンし
てい６Ｌ易汀Ｑ−ま、ｆめ決めた継承潅にて、マスクＣ
Ｐ ［Ｊ全移動さ＋！：た鎌、Ｂ度マトリックスＶ＋１
をダウンＣＩ）Ｕ番号ので１および列を排除して考える
ことによって実施１丁能である。
・４＼）６明しくよ／Ｌげ、各ｔ２１） Ｕの不貞献ｊ
屍的なものを、ンステム令体全ＣＩ）Ｕ構成の中でとら
えているため、より、きめ細かいバックアップ処理が可
能となる幼東が一ノ、５６゜
屍的なものを、ンステム令体全ＣＩ）Ｕ構成の中でとら
えているため、より、きめ細かいバックアップ処理が可
能となる幼東が一ノ、５６゜
第１図は、、ｆ疋米のノステム構成例を示す概念図、（
１１） 第２図、第３図は、−亡１１ぞれ、従来のンステム再構
成時における状、「用遷移図、第４図は従来のＣ１３０
相り一監視を説明するブロック図、第５図はフローチー
？−１−図、第６図は、本発明によるシステム１）構成
装置の実施例図である。 １〜４・・・ｃ Ｐ Ｕ、５・・・構成ｆｔ１ｌＪ鍔部
。 代理人 弁理士 秋元正実 （１２） 第１ 図 に 第２ 図 萬、３ Ｉａ
１１） 第２図、第３図は、−亡１１ぞれ、従来のンステム再構
成時における状、「用遷移図、第４図は従来のＣ１３０
相り一監視を説明するブロック図、第５図はフローチー
？−１−図、第６図は、本発明によるシステム１）構成
装置の実施例図である。 １〜４・・・ｃ Ｐ Ｕ、５・・・構成ｆｔ１ｌＪ鍔部
。 代理人 弁理士 秋元正実 （１２） 第１ 図 に 第２ 図 萬、３ Ｉａ
Claims (1)
- 【特許請求の範囲】 ■、複数のＣＰＵ？１１−具え、各々のＣＰＵがシステ
ム全体の機能を分担あるいは冗長して受けもっている計
算機システムに於いて、各々のＣＰＵによる自己故障診
断結果と、各々のＣＰＵによる他ＣＰＵの故障診断結果
とを用いて各々のＣＰＵのシステムからの切離し、シス
テムの負荷分担、周辺ハードウニ′ｒの接続切離しのシ
ステム再構成を行わせるべく計算機システムの制御を行
う計算機システムの構成開側１装置。 ２、上記も故障診断結果は、ＣＰＵ内の機能毎に得られ
る故障診断結果と、ＣＰＵの管理下にある各入出力機器
毎に得られる故障診断結果とより形成されてなる値とす
る特許請求の範囲第１項記載の計算機システムの構成制
御装置。 ３、上記各故障診断結果は上記複数のＣＰＵの中の特定
したＣ Ｐ Ｕにのみ取込ませ、該ＣＰＵによシ再構成
の制御を行わせてなる特許請求の範囲第１項記載の計算
機システムの構成ｉｔｔ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108241A JPS5810258A (ja) | 1981-07-13 | 1981-07-13 | 計算機システムの構成制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108241A JPS5810258A (ja) | 1981-07-13 | 1981-07-13 | 計算機システムの構成制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810258A true JPS5810258A (ja) | 1983-01-20 |
| JPS6350739B2 JPS6350739B2 (ja) | 1988-10-11 |
Family
ID=14479647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108241A Granted JPS5810258A (ja) | 1981-07-13 | 1981-07-13 | 計算機システムの構成制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810258A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219457U (ja) * | 1985-07-19 | 1987-02-05 | ||
| JPS62177634A (ja) * | 1985-12-27 | 1987-08-04 | エイ・ティ・アンド・ティ・コーポレーション | 分散処理システムにおける故障復旧方法と装置 |
| JPS63213035A (ja) * | 1987-03-02 | 1988-09-05 | Mitsubishi Electric Corp | プログラマブル制御装置の制御方法 |
| JPS6428742A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Fault detection system for computer system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008015704A (ja) * | 2006-07-04 | 2008-01-24 | Fujitsu Ltd | マルチプロセッサシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081235A (ja) * | 1973-11-16 | 1975-07-01 |
-
1981
- 1981-07-13 JP JP56108241A patent/JPS5810258A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081235A (ja) * | 1973-11-16 | 1975-07-01 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219457U (ja) * | 1985-07-19 | 1987-02-05 | ||
| JPS62177634A (ja) * | 1985-12-27 | 1987-08-04 | エイ・ティ・アンド・ティ・コーポレーション | 分散処理システムにおける故障復旧方法と装置 |
| JPS63213035A (ja) * | 1987-03-02 | 1988-09-05 | Mitsubishi Electric Corp | プログラマブル制御装置の制御方法 |
| JPS6428742A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Fault detection system for computer system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6350739B2 (ja) | 1988-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3964055A (en) | Data processing system employing one of a plurality of identical processors as a controller | |
| JPS5810258A (ja) | 計算機システムの構成制御装置 | |
| US5615370A (en) | Computer system with automatic degradation/initialization function | |
| JPS6048773B2 (ja) | 複数計算機間の相互監視方式 | |
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| JP2001134546A (ja) | マルチプロセッサシステムの障害処理方法 | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPS6112580B2 (ja) | ||
| JPH02216542A (ja) | 診断実行制御方式 | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS59720A (ja) | 系列間共用制御方式 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPS61135293A (ja) | 遠方監視制御システム | |
| JPH0916425A (ja) | 情報処理システム | |
| JPS5918722B2 (ja) | プロセス制御装置 | |
| JPH0118460B2 (ja) | ||
| JPS6142039A (ja) | デ−タ処理装置診断方式 | |
| JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
| JPH10124338A (ja) | 並列処理装置 | |
| JPH0434184B2 (ja) | ||
| JPS6140644A (ja) | デ−タ処理システム | |
| JPS63174143A (ja) | 複数計算機システムにおける例外事象検出方式 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPH0341863B2 (ja) |