JPS58103122A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS58103122A
JPS58103122A JP56202140A JP20214081A JPS58103122A JP S58103122 A JPS58103122 A JP S58103122A JP 56202140 A JP56202140 A JP 56202140A JP 20214081 A JP20214081 A JP 20214081A JP S58103122 A JPS58103122 A JP S58103122A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor device
manufacture
layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56202140A
Other languages
English (en)
Inventor
Kiyoshi Sakai
潔 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56202140A priority Critical patent/JPS58103122A/ja
Publication of JPS58103122A publication Critical patent/JPS58103122A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化合物半導体装置の製造方法に関する。
化合物半導体を用いた半導体装置の製造方法にとって、
イオン注入技術は不純物活性領域を作成する上で極めて
重要な技術である。しかるにイオン注入層を活性層にす
る工程に必要なアニール処理は比較的高温、（５００℃
〜　　）の熱処理を必要とし、その結果化合物半導体の
分解等による劣化という問題があった。そのためアニー
ル工程における化合物半導体の表面保護は重要な課題と
なっているが、末だ十分な解決はなされていない。
本発明の目的は化合物半導体、特にＧａＡｓ系牛導体へ
のイオン注入のアニール工程に用いて、良好な結果が得
られる保護膜の形成方法を提供することにある。
以下、本発明の実施例について説明する。
従来、保護膜としては旧の酸化物や窒素化合物等が用い
られている。特に、酸化物はＧａの拡散係数が大きい九
めＧＪＩＡＩ系牛導体の表面から０１が解離し、表面が
劣化する欠点がある。−万、窒化物はＣＶＤ、スパッタ
等の方法により形成している丸め、ピンホールやクラッ
ク等が多く保護膜としては不適歯であるとともに、ＡＩ
が解離しやすい欠点がある。
本発明はかかる欠点を克服するものである。すなわち、
保護膜としてスパッタやＣＶＤ法で形成した８４層を用
いるものである。Ｓｉ層は旧の酸化物層に比較し、Ｇａ
の拡散係数は数分の１と′小さく、またＡｓの拡散係数
は更に無視しうる程に小さい、しかも、アニール工程を
加圧され九酸化性雰囲気で行なう事によｐイオン注入層
を活性化させるためのアニール工程と同時に、Ｓム層を
表面から酸化せしめ絶縁性保護膜とする事が可能である
。この時Ｓム層は体積膨張をおこすので、ピンホールや
クラックを排除することもできる。
その結果ＡｓおよびＧｉの解離を最小限に留める事も可
能で、ＧａＡｓ系牛導体の表面を劣化せしめる事なくイ
オン注入層のアニールが可能となる。

Claims (1)

    【特許請求の範囲】
  1. イオン注入された化合物半導体基板上に硅素よシ成る層
    を形成する工程と、しかる後熱処理によシ化曾物牛導体
    基板のイオン注入層をアニールする工程とを含むことｔ
    ％黴とする化合物半導体装置の製造方法。
JP56202140A 1981-12-15 1981-12-15 化合物半導体装置の製造方法 Pending JPS58103122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56202140A JPS58103122A (ja) 1981-12-15 1981-12-15 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56202140A JPS58103122A (ja) 1981-12-15 1981-12-15 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58103122A true JPS58103122A (ja) 1983-06-20

Family

ID=16452617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56202140A Pending JPS58103122A (ja) 1981-12-15 1981-12-15 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58103122A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61201425A (ja) * 1985-02-27 1986-09-06 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ＧａＡｓ基板の処理方法
US4634474A (en) * 1984-10-09 1987-01-06 At&T Bell Laboratories Coating of III-V and II-VI compound semiconductors
US5086321A (en) * 1988-06-15 1992-02-04 International Business Machines Corporation Unpinned oxide-compound semiconductor structures and method of forming same
US5188978A (en) * 1990-03-02 1993-02-23 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634474A (en) * 1984-10-09 1987-01-06 At&T Bell Laboratories Coating of III-V and II-VI compound semiconductors
JPS61201425A (ja) * 1985-02-27 1986-09-06 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ＧａＡｓ基板の処理方法
US5086321A (en) * 1988-06-15 1992-02-04 International Business Machines Corporation Unpinned oxide-compound semiconductor structures and method of forming same
US5188978A (en) * 1990-03-02 1993-02-23 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer

Similar Documents

Publication Publication Date Title
JP3898770B2 (ja) 高品質の酸化膜を成長させるための方法
EP0631308A2 (en) Method of controlling gate oxide thickness in the fabrication of semiconductor devices
JPS61201425A (ja) ＧａＡｓ基板の処理方法
US3923559A (en) Use of trapped hydrogen for annealing metal-oxide-semiconductor devices
JPS62502438A (ja) エピタキシヤル層のオ−トド−ピング防止方法
GB917243A (en) Improvements in and relating to superconductive conductors and circuits
EP0167208B1 (en) A method for growing an oxide layer on a silicon surface
US3541676A (en) Method of forming field-effect transistors utilizing doped insulators as activator source
JPS58103122A (ja) 化合物半導体装置の製造方法
JPH0787187B2 (ja) ＧａＡｓ化合物半導体基板の製造方法
JPH0126171B2 (ja)
JPS61230329A (ja) 半導体表面への酸化物薄膜の形成方法
JPS6227727B2 (ja)
JPS6152975B2 (ja)
JPH0797567B2 (ja) 薄膜の形成方法
JPH012318A (ja) 薄膜の形成方法
JPS5911631A (ja) 半導体装置の製造方法
JPS6112374B2 (ja)
JPS6135525A (ja) 半導体装置の製造方法
JPH0351726A (ja) 熱処理装置
JPS58201331A (ja) シリコン半導体素子の製造方法
KR970009864B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JP3272908B2 (ja) 半導体多層材料の製造方法
JPS6332938A (ja) 化合物半導体ウエ−ハの製造方法
JPS61116874A (ja) 絶縁ゲート型電界効果トランジスタの製造方法