JPS61201425A - ＧａＡｓ基板の処理方法 - Google Patents

ＧａＡｓ基板の処理方法

Info

Publication number
JPS61201425A
JPS61201425A JP60201906A JP20190685A JPS61201425A JP S61201425 A JPS61201425 A JP S61201425A JP 60201906 A JP60201906 A JP 60201906A JP 20190685 A JP20190685 A JP 20190685A JP S61201425 A JPS61201425 A JP S61201425A
Authority
JP
Japan
Prior art keywords
gaas
layer
silicon
annealing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60201906A
Other languages
English (en)
Inventor
トーマス・ネルソン・ジヤクソン
グエン・ペツパー
リチヤード・フレデリツク・ラツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61201425A publication Critical patent/JPS61201425A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ、産業上の利用分野 Ｂ、開示の概要 Ｃ０従来技術 り０発明が解決しようとする問題点 Ｅ０問題点を解決するための手段 Ｆ、実施例 Ｇ０発明の効果 Ａ、産業上の利用分野 この発明は、ドーピング及びアニールの工程を含む処理
により半導体物質を用意することに関し、特に、ドープ
された砒化ガリウム（ＧａＡｓ）のアニールの間に、そ
のＧ　ａ　Ａ　ｓ半導体デバイスの表面を被覆する方法
に関するものである。
Ｂ、開示の概要 Ｇ　ａ　Ａ　ｓ半導体デバイスの製造方法は、イオン注
入によってＧ　ａ　Ａ　ｓ基板の少なくとも１つの面に
ドーピング不純物を配置する工程と、ＧａＡｓ物質に不
純物を注入することによって生じた損傷を除去するため
にアニールする工程とを含む。アニールを行う前に、ス
パッタリング、蒸着または気相付着によりＧ　ａ　Ａ　
ｓのその表面に１００〜１００００オングストロームの
厚さまでシリコン・キャップ層が付着される。アニール
の後、シリコン・キャップ層はエツチングにより除去さ
れる。このシリコン・キャップはＧ　ａ　Ａ　ｓからの
砒素の外方拡散を防止するとともに、Ｇ　ａ　Ａ　ｓに
十分近い熱膨張率を有し、これによりキャップ層に割れ
目が生じるのが防止される。
Ｃ２従来技術 相当の重要性をもつ半導体デバイスの１つとしてドープ
されたＧ　ａ　Ａ　ｓからなるデバイスがある。
Ｇ　ａ　Ａ　ｓの処理段階においては、デバイスに所望
の電気的特性を付与するのに必要とされるＳｉ、　Ｓｓ
。
Ｂｅ、Ｍｇなどのドーパント元素を、所望の深さまでイ
オン注入するという周知の処理によってドーピングを行
うことができる。そして、半導体物質にイオン注入を行
った後は、イオン注入によって生じた損傷を除去するた
めにその半導体物質をアニールすることが必要である。
このアニール工程はしばしば７００〜１０００℃の温度
範囲で行なわれ、ＧａＡｓがＡｓの放出によって不均一
的に分解するという傾向によって困難を呈する。この半
導体の表面においてはＧａが過剰になり、Ｇａの小滴を
も生じかねない。
そこで、Ａｓの損失を防止すべくさまざまな製造処理が
採用されている。しかしながら、どの方法も何らかの困
難を呈し、完全に満足のゆく方法であることが証明され
ていない。そのような製造処理の１つの例においては、
過剰なＡｓの圧力を与えるためにアニール炉にＡｓが導
入され、これにより半導体物質からのＡｓの損失が低減
される。
る。
別の例においては、Ｇ　ａ　Ａ　ｓの表面に薄いキャッ
プ物質が付着され、フォーミング・ガス雰囲気中でアニ
ールが行なわれる。現在使用されているキャップ物質は
、Ｓｉｏ２及びＳｉ３Ｎ、であり、これらは有毒性の危
険を減少するが、応力や、汚染や、層の再現性に均一さ
が欠けているなどの好ましくない影響をももたらす。こ
れらはＭＥＳＦＥＴＳやショットキー・ダイオードのよ
うな現在の高周波デバイスに使用される高純度ＧａＡｓ
におけるきわめて薄い注入層の特性に悪影響を及ぼす。
Ｄ０発明が解決しようとする問題点 この発明の目的は、Ｇ　ａ　Ａ　ｓのアニールの際に熱
膨張による歪みやひび割れを生じないようなキャップ層
の形成方法を提供することにある。
この発明の他の目的は、キャップ層の付着の際の基板の
汚染を防止することができるようなキャップ層の形成方
法を提供することにある。
Ｅ０問題点を解決するための手段 本発明によれば、シリコンからなるキャップ伝使用する
アニール処理によって、アニール処理における上述の困
難が克服され、別の利点も得られる。このシリコン・キ
ャップ層はＡｓを半導体内に保持し、他のキャップ物質
よりもＧａＡｓの熱膨張率により近い熱膨張率を有して
いる。こうして。
半導体の表面領域の歪みが減少し、Ｓｉキャップ物質の
層にはひび割れが生じにくくなる。
また、このキャップは単一元素であるため、ウェーハか
らウェーハへの層の再現性が一層高められるという利点
も達成される。さらに、きわめて純粋なシリコンのスパ
ッタ及び蒸着源は容易に入手可能である。
このシリコン・キャップは、アニール工程の後ＣＦ４ま
たはＣＦ４＋０□を用いたプラズマ・エツチングにより
容易に除去されるａＣＦ４はＧ　ａ　Ａ　ｓをエツチン
グせず、従ってこのエツチング処理はＧ　ａ　Ａ　ｓの
表面に何ら損傷を与えることなく完了することができる
。
Ｇ　ａ　Ａ　ｓ上にシリコン・キャップ物質を使用する
ことに成功したことは驚くべきことである。というのは
、シリコンはＧ　ａ　Ａ　ｓのドーパントとして使用さ
れており、アニール工程の間にＧ　ａ　Ａ　ｓ中に拡散
すると考えられていたからである。そのよ−うな拡散は
、もし程度が過ぎると、注入されたドーパントのプロフ
ァイルを変形させ、半導体デバイスの物理的及び電気的
特性の望ましくない変化をもたらすであろう。しかしな
がら、本発明の実施においては、アニール工程は全体の
サイクルとしては温度を上昇しその後温度を下降するこ
とに関与し、この場合、好適には８５０℃であるアニー
ル温度が約２０分間維持される。このアニール工程の期
間は、重大な影響を与える量のシリコンをＧａＡｓ中に
拡大させない程度に十分短い。
Ｆ、実施例 第１図を参照すると、注入されたイオン不純物の局所的
な分布を有する結晶Ｇ　ａ　Ａ　ｓウェーハからなる半
導体デバイスを本発明に基づき処理する方法が図示され
ている。この不純物は、デバイスに所望の特性を付与す
る。ＧａＡｓウェーハ１０は基板１２を持っている。こ
の不純物は典型的にはＳＬ、Ｓｅ、Ｂｅ及びＭｇのよう
なドーパント元素から選択され、従来のイオン注入装置
を使用して周知の方法で実行されるイオン注入工程の間
にウェーハ１０の表面に沿って層１４として配置される
。
これらの不純物は格子構造内に位置を占め、その注入は
半導体物質の層１４内に損傷を与える。この損傷は、約
７００〜１２００℃の範囲の上昇する温度におけるアニ
ール工程により除去され、所望の電気的特性が得られる
。
本発明の１つの特徴によれば、アニール工程の前に層１
４を比較的薄いシリコンの層１６により封止する工程が
行なわれる。この層１６は、上記のアニール条件の下で
半導体物質から砒素が放出されるのを防止するには十分
な厚さである。シリコンは、熱膨張率がＧ　ａ　Ａ　ｓ
に近い（Ｇ　ａ　Ａ　ｓの約２／３）ため上記アニール
条件によって２つの層１４及び１６にそれぞれもたらさ
れた熱膨張にも拘らずアニール処理の間にＧ　ａ　Ａ　
ｓによく接着するので有利である。砒素を保持しておく
ために適当なシリコン層１６の厚さは１００〜１０００
０オングストロームである。
封止体としてシリコンを使用することのさらなる利点は
、Ｓｉｏ、やＳｉ、Ｎ４などの他のキャップ物質に比較
してひび割れを生じる可能性が少ないということである
。また、シリコンは純粋なかたちで得ることができ、こ
のことは製造プロセスにおいて連続して層１６の均一な
組成を得ることを可能ならしめる。このシリコン・キャ
ップ層は周知の処理であるスパッタリング、蒸着または
気相付着のうちのどれかによりＧａＡｓに付着すること
ができる。シリコンは、ＣＦ４またはＣＦ４と０２の混
合物を用いたプラズマ・エツチングによりＧ　ａ　Ａ　
ｓから容易に除去することができる。ＳＦ。
及びＣ，Ｆ＠などのフッ素に基づくエツチング剤におい
ては、シリコンとＧ　ａ　Ａ　ｓの間で所望の選択性が
ｍ察され、または期待される。ＣＦ４はＧ　ａ　Ａ　ｓ
をエツチングしないのでアニール処理の後封止層１６を
完全に除去することができ、これにより期・待する電気
的特性を達成することが保証される。
第１図に示されるように、イオン注入と封止の工程の後
アニール工程が炉１８で行なわれる。アニール処理にお
いては、温度が室温から約８５０℃まで上昇され、再び
室温に戻される、ということが行なわれる。この約８５
０℃のアニール温度は、第１図の曲線２０により示すよ
うに、約２０分間維持される。本発明の方法は、非拡散
Ｓｉキャップが有用であるようなアニール条件に広く適
用され、そのようなアニール条件には短期熱アニール（
アニール時間が５〜５０（１）、レーザー・アニール及
び電子ビーム・アニール（アニール時間が１＋１秒から
１ミリ秒）も含まれる。アニール期間は、ドーパント不
純物の注入によってもたらされた格子構造の損傷を除去
するに十分な長さである。しかしながら、本発明によれ
ば、シリコン・キャップ層１６からＧａＡｓのイオン注
入層１４に重大な影響を及ぼす程度の量のシリコンが拡
散するのを防止するに十分な程度にアニール期間が短い
。
アニール工程が完了した後は、製造処理の最終工程とし
て、エツチング剤としてＣＦ４またはＣＦ４＋０２を使
用した周知のプラズマ・エツチング処理によってシリコ
ン・キャップ層１６の除去が行なわれる。前に述べたよ
うに、ＣＦ４はＧａＡｓのイオン注入層１４をエツチン
グしない。そのため、このエツチング処理は、層１４を
損傷するという危険を及ぼすことなく、シリコンを完全
に除去することを可能ならしめる。これで、所望の電気
的特性を与えるための不純物層１４を備えたＧ　ａ　Ａ
　ｓウェーハ１０の製造処理が完了する。
尚、上述したシリコン・キャップ層１６の厚さはＧ　ａ
　Ａ　ｓからＡｓが放出するのを防止するために適当で
あるけれども、約１００オングストロームの厚さをもつ
ような薄い層の場合、アニール雰囲気に砒素が存在する
と、ＧａＡｓ中にシリコンの内方拡散がある程度生じて
しまう。砒素の存在下におけるシリコンの内方拡散はＧ
　ａ　Ａ　ｓのイオン注入プロファイルの変更をもたら
す、ということに注意されたい。しかし、シリコンのよ
り薄い層でも、アニールの間にＧ　ａ　Ａ　ｓ表面が浸
食されるのを防止するには十分である。
従って、もし製造処理において注入されたイオンのプロ
ファイルを変更することが要望されるなら、そのような
変更は、シリコン・キャップの薄い層を用いて実行する
ことができる。
尚１本発明のキャップ層形成技術は、前述した製造処理
を変更した場合にも有用であることに注意されたい。例
えば、異なるドーピング・プロファイルを得るためにキ
ャップ層を介して直接イオン注入がなされるような状況
においては、イオン注入工程の前にＳｉ層を付着するこ
とができる。
また、キャップ層の付着はわずかの量の酸素または窒素
のような微量の不純物成分を有するＳｉ層を用いて行っ
てもよい。というのは、そのような不純物層もやはりＧ
ａＡｓとよく適合するからである。
上述したシリコン・キャップ層をＧａＡｓ上に使用する
ことは、保護またはパシベーションのためのみならずイ
オン注入キャップのための層を与えるためであるとも考
えられる０例えば、ＳｉとＧａＡｓとの適合性及びそれ
の処理のための成熟した技術を考えあわせると、Ｓｉに
よるキャップは貯蔵用にＧ　ａ　Ａ　ｓウェーハを保護
するための優れた候補である。すなわち、研摩後のＧ　
ａ　Ａ　ｓウェーハが表面の汚染及び損傷にきわめて敏
感である。しかし、Ｇ　ａ　Ａ　ｓウェーハは、しばし
ば、この処理の後。
それが曝される環境条件によって影響を受けるに十分な
長い期間貯蔵されなくてはならない、そこで最終の研摩
工程のすぐ後でＳＬでＧ　ａ　Ａ　ｓを覆ごとは汚染及
び機械的な損傷からの保護層の役割を果たす、このＳｉ
はデバイス処理の前にプラズマ・エツチングにより容易
に除去され、またはもし望むならパシベーション層とし
て残すこともできる。
さて、エネルギー１５０ＫｅＶ、密度３Ｘ１０”原子／
ｄによるＳｉの打ち込みと、エネルギー８５　ＫｅＶ、
密度１．４Ｘ１０”分子／ａＪのＳｉＦの打ち込みを行
った半絶縁性Ｇ　ａ　Ａ　ｓウェーハ上で実験が行なわ
れた。このイオン注入されたウェーハは、Ａｒが９０％
、Ｈが１０％の８５０℃の気体を含む炉の中で２０分間
アニールされた。封止を用いない、及びＳｉ、Ｎ、封止
を用いた従来のアニール工程のみならず本発明に基づき
実行されたアニール工程をも利用する上述の処理により
これらのウェーハ上にショットキー・ダイオードが形成
された。その後不純物の深さと濃度を測定したところ、
きわめて桟いイオン注入にも拘らずシリコン・キャップ
層からのシリコンの拡散は無視し得る程度であることを
示す実質的に同一のプロファイルが認められた。
Ｇ０発明の効果 本発明によって得られる効果は次のとおりである。先ず
、本発明の実施に際しては、Ｇ　ａ　Ａ　ｓからのＡｓ
の放出を防止するためにアニール炉の中に圧縮された砒
素の雰囲気をつくる必要がないということに注意された
い、このように、本発明の製造処理は有毒な物質である
砒素を使用しないので安全である６また、本発明で利用
される単元素としてのシリコンは、特に上昇する温度に
関しては複数元素からなる物質よりも処理が容易である
。
こうして、本発明の方法は、安全かつ経済的であり、Ｇ
ａＡｓデバイス製造の歩どまりを向上させる効果を奏す
る。
【図面の簡単な説明】
第１図は１本発明に基づきＧ　ａ　Ａ　ｓウェーハの処
理を行う手順を示す概略図である。 １０・・・・ＧａＡｓ基板、１６・・・・シリコン・キ
ャップ層。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名）

Claims (3)

    【特許請求の範囲】
  1. （１）（ａ）ＧａＡｓ基板の少くとも１つの面にイオン
    を注入し、 （ｂ）シリコンからなるキャップ層を上記面に付着し、 （ｃ）上記基板をアニールし、 （ｄ）上記基板からシリコンを除去するために上記キャ
    ップ層をエッチングする工程、 を含むＧａＡｓ基板の処理方法。
  2. （２）上記キャップ層が１００〜１００００オングスト
    ロームの範囲の厚さに付着される特許請求の範囲第（１
    ）項に記載のＧａＡｓ基板の処理方法。
  3. （３）上記エッチングがフッ素化合物のエッチング剤を
    用いて行なわれる特許請求の範囲第（１）項に記載のＧ
    ａＡｓ基板の処理方法。
JP60201906A 1985-02-27 1985-09-13 ＧａＡｓ基板の処理方法 Pending JPS61201425A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/705,959 US4615766A (en) 1985-02-27 1985-02-27 Silicon cap for annealing gallium arsenide
US705959 1985-02-27

Publications (1)

Publication Number Publication Date
JPS61201425A true JPS61201425A (ja) 1986-09-06

Family

ID=24835634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60201906A Pending JPS61201425A (ja) 1985-02-27 1985-09-13 ＧａＡｓ基板の処理方法

Country Status (3)

Country Link
US (1) US4615766A (ja)
EP (1) EP0193021A1 (ja)
JP (1) JPS61201425A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) † 1991-11-08 1993-07-23 Nichia Chem Ind Ltd ｐ型窒化ガリウム系化合物半導体の製造方法。

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2174108B (en) * 1985-04-04 1989-07-19 Sharp Kk Method for forming a polycrystalline silicon thin film
JPH0666454B2 (ja) * 1985-04-23 1994-08-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス
EP0216285B1 (en) * 1985-09-20 1992-05-13 Sumitomo Electric Industries, Ltd. Method of annealing a compound semiconductor substrate
US4799392A (en) * 1987-08-06 1989-01-24 Motorola Inc. Method for determining silicon (mass 28) beam purity prior to implantation of gallium arsenide
US4830983A (en) * 1987-11-05 1989-05-16 Xerox Corporation Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof
US4824798A (en) * 1987-11-05 1989-04-25 Xerox Corporation Method of introducing impurity species into a semiconductor structure from a deposited source
US5086321A (en) * 1988-06-15 1992-02-04 International Business Machines Corporation Unpinned oxide-compound semiconductor structures and method of forming same
US4987095A (en) * 1988-06-15 1991-01-22 International Business Machines Corp. Method of making unpinned oxide-compound semiconductor structures
KR910006702B1 (ko) * 1988-12-01 1991-08-31 재단법인 한국전자통신연구소 T형 게이트 형상을 가진 자기 정합 mesfet의 제조방법
US5188978A (en) * 1990-03-02 1993-02-23 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
DE69229265T2 (de) * 1991-03-18 1999-09-23 Trustees Of Boston University, Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
US6953703B2 (en) * 1991-03-18 2005-10-11 The Trustees Of Boston University Method of making a semiconductor device with exposure of sapphire substrate to activated nitrogen
US5294557A (en) * 1991-08-26 1994-03-15 The United States Of America As Represented By The Secretary Of The Navy Implanting impurities in semiconductors and semiconductor implanted with impurities
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US5336641A (en) * 1992-03-17 1994-08-09 Aktis Corporation Rapid thermal annealing using thermally conductive overcoat
EP0952617B1 (en) * 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
ATE452445T1 (de) 1999-03-04 2010-01-15 Nichia Corp Nitridhalbleiterlaserelement
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8273649B2 (en) * 2008-11-17 2012-09-25 International Business Machines Corporation Method to prevent surface decomposition of III-V compound semiconductors
US9576819B2 (en) * 2014-06-17 2017-02-21 Varian Semiconductor Equipment Associates, Inc. Techniques for increased dopant activation in compound semiconductors
US9728934B2 (en) * 2015-08-31 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Back-side-emitting vertical cavity surface emitting laser (VCSEL) wafer bonded to a heat-dissipation wafer, devices and methods
JP6394545B2 (ja) * 2015-09-10 2018-09-26 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US11670551B2 (en) * 2019-09-26 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Interface trap charge density reduction
US11501972B2 (en) * 2020-07-22 2022-11-15 Applied Materials, Inc. Sacrificial capping layer for passivation using plasma-based implant process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103122A (ja) * 1981-12-15 1983-06-20 Nec Corp 化合物半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642413A1 (de) * 1976-09-21 1978-03-23 Siemens Ag Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht
US4267014A (en) * 1980-02-29 1981-05-12 The United States Of America As Represented By The Secretary Of The Navy Semiconductor encapsulant for annealing ion-implanted GaAs
US4634474A (en) * 1984-10-09 1987-01-06 At&T Bell Laboratories Coating of III-V and II-VI compound semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103122A (ja) * 1981-12-15 1983-06-20 Nec Corp 化合物半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) † 1991-11-08 1993-07-23 Nichia Chem Ind Ltd ｐ型窒化ガリウム系化合物半導体の製造方法。

Also Published As

Publication number Publication date
EP0193021A1 (en) 1986-09-03
US4615766A (en) 1986-10-07

Similar Documents

Publication Publication Date Title
US4615766A (en) Silicon cap for annealing gallium arsenide
EP0269349B1 (en) Method of making an article comprising a buried SiO2 layer
CA1250055A (en) Coating of iii-v and ii-vi compound semiconductors
US4819039A (en) Devices and device fabrication with borosilicate glass
US3890169A (en) Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing
US4267014A (en) Semiconductor encapsulant for annealing ion-implanted GaAs
US4137141A (en) Process for producing a silicon nitride diffusion barrier on a semiconductor substrate, particularly III-V semiconductor substrates
JPS6130030A (ja) 多元素半導体のアニ−ル方法
JPH0750692B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法
JPS6227727B2 (ja)
JPH0797567B2 (ja) 薄膜の形成方法
JPS6152975B2 (ja)
JPS58103122A (ja) 化合物半導体装置の製造方法
JPS637022B2 (ja)
JPH08279475A (ja) 化合物半導体における能動層の形成方法
JPS6195515A (ja) 半導体活性層の形成方法
JPS60227416A (ja) 半導体基板のアニ−ル方法
JPH0673349B2 (ja) 半導体装置の製造方法
JPH04107918A (ja) 半導体装置の製造方法
JP3098289B2 (ja) ＧａＡｓ基板の熱処理方法
JPS6154619A (ja) 砒化ガリウムｐ型伝導層の形成方法
JPS63158836A (ja) 半導体素子の製造方法
JPS61123133A (ja) 半導体装置と電極形成方法
JPS60175416A (ja) 半導体装置の製造方法
JPS6332938A (ja) 化合物半導体ウエ−ハの製造方法