JPH0126171B2 - - Google Patents
Info
- Publication number
- JPH0126171B2 JPH0126171B2 JP56129029A JP12902981A JPH0126171B2 JP H0126171 B2 JPH0126171 B2 JP H0126171B2 JP 56129029 A JP56129029 A JP 56129029A JP 12902981 A JP12902981 A JP 12902981A JP H0126171 B2 JPH0126171 B2 JP H0126171B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- impurity
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に関する。
従来、第１図に示す如く、多数個の半導体基板
１を載置したボート２を拡散炉３内に収納し、こ
の拡散炉３内にガリユウムGaまたはガリユウ
ム・ゲルマGa―Geからなる拡散源４を設置して
封管拡散を行うことにより、ガリユウムGaを不
純物とするＰ型領域を半導体基板１内に形成して
Ｐ―Ｎ接合を有する半導体装置を製造していた。
１を載置したボート２を拡散炉３内に収納し、こ
の拡散炉３内にガリユウムGaまたはガリユウ
ム・ゲルマGa―Geからなる拡散源４を設置して
封管拡散を行うことにより、ガリユウムGaを不
純物とするＰ型領域を半導体基板１内に形成して
Ｐ―Ｎ接合を有する半導体装置を製造していた。
しかしながら、この半導体装置の製造方法で
は、半導体基板１中に導入される不純物（Ga）
の量は、拡散源４の重量によつて制御しなければ
ならないために所望のシート抵抗、接合深さを有
するＰ型領域を得ることは難しく、拡散炉３のロ
ツド毎のばらつきも大きい欠点があつた。また、
封管状態でなく開放された雰囲気中で注入法によ
り半導体基板内に不純物を注入して不純物領域を
形成する方法が開発されているが、不純物がガリ
ユウムGa原子である場合には、注入されたガリ
ユウム原子が半導体基板及びその表面に形成され
た保護膜から外部に拡散するため、前述の方法と
同様に所望の不純物領域を形成することが難しい
問題があつた。
は、半導体基板１中に導入される不純物（Ga）
の量は、拡散源４の重量によつて制御しなければ
ならないために所望のシート抵抗、接合深さを有
するＰ型領域を得ることは難しく、拡散炉３のロ
ツド毎のばらつきも大きい欠点があつた。また、
封管状態でなく開放された雰囲気中で注入法によ
り半導体基板内に不純物を注入して不純物領域を
形成する方法が開発されているが、不純物がガリ
ユウムGa原子である場合には、注入されたガリ
ユウム原子が半導体基板及びその表面に形成され
た保護膜から外部に拡散するため、前述の方法と
同様に所望の不純物領域を形成することが難しい
問題があつた。
そこで、同一出願人により特願昭55−171304号
において、半導体基板の表面に第１の薄膜及び第
２の薄膜を順次形成し、これらの薄膜を通して所
望の不純物をイオン注入した後、熱処理によつて
注入された不純物を拡散せしめ所定の接合深さの
不純物領域を形成するようにした半導体装置の製
造方法が提案された。
において、半導体基板の表面に第１の薄膜及び第
２の薄膜を順次形成し、これらの薄膜を通して所
望の不純物をイオン注入した後、熱処理によつて
注入された不純物を拡散せしめ所定の接合深さの
不純物領域を形成するようにした半導体装置の製
造方法が提案された。
この発明は上記特願昭第55−171304号に記載さ
れた半導体装置の製造方法を発展的に改良し、接
合深さが大きく、表面濃度の高い不純物拡散層を
精度よく得ることができる半導体装置の製造方法
を提供することを目的とする。
れた半導体装置の製造方法を発展的に改良し、接
合深さが大きく、表面濃度の高い不純物拡散層を
精度よく得ることができる半導体装置の製造方法
を提供することを目的とする。
以下、本発明の実施例を第２図Ａ乃至同図Ｃを
参照して説明する。
参照して説明する。
先ず、第２図Ａに示す如く、例えば、面指数
111、抵抗率500Ω・cm、Ｎ導電型の半導体基板１
０の表面全面に熱酸化法等により二酸化ケイ素か
らなる第１の薄膜１１を厚さ約1.5μm形成する。
次いで、この第１の薄膜１１の表面全面に窒化ケ
イ素からなる第２の薄膜１２を厚さ約300Å形成
する。ここで、第１の薄膜１１は、二酸化ケイ素
の他にもオキシ窒化ケイ素や多結晶シリコンなど
で形成しても良い。第２の薄膜１２は、窒化ケイ
素の他にも酸化アルミニウム、炭化ケイ素、或は
オキシ窒化ケイ素などで形成しても良い。
111、抵抗率500Ω・cm、Ｎ導電型の半導体基板１
０の表面全面に熱酸化法等により二酸化ケイ素か
らなる第１の薄膜１１を厚さ約1.5μm形成する。
次いで、この第１の薄膜１１の表面全面に窒化ケ
イ素からなる第２の薄膜１２を厚さ約300Å形成
する。ここで、第１の薄膜１１は、二酸化ケイ素
の他にもオキシ窒化ケイ素や多結晶シリコンなど
で形成しても良い。第２の薄膜１２は、窒化ケイ
素の他にも酸化アルミニウム、炭化ケイ素、或は
オキシ窒化ケイ素などで形成しても良い。
次に、第２の薄膜１２を通して第１の薄膜１１
内に例えばガリユウムGa原子を加速電圧
150keV、注入原子量５×1014個／cm2の条件でイ
オン注入する。この加速電圧は、第２の薄膜１２
をGa原子の大多数が通過し、第１の薄膜中に止
まるように設定される。
内に例えばガリユウムGa原子を加速電圧
150keV、注入原子量５×1014個／cm2の条件でイ
オン注入する。この加速電圧は、第２の薄膜１２
をGa原子の大多数が通過し、第１の薄膜中に止
まるように設定される。
さらに、同図Ｂに示す如く、第２の薄膜１２の
表面全面に、窒化ケイ素からなる第３の薄膜１４
を厚さ約700Å形成する。この第３の薄膜１３の
厚さは、第３図に示すように、窒化ケイ素膜のピ
ンホール率が約600Å以上で極端に減少している
ことから、決められたものである。この第３の薄
膜１４は、窒化ケイ素の他にも酸化アルミニウ
ム、炭化ケイ素、或はオキシ窒化ケイ素などで形
成してもよいものである。また、この第３の薄膜
１３は、3000Å以上の厚さになると、次工程の熱
処理中に、この第３の薄膜１３中にクラツクが生
じてしまうので適度な厚さにする必要がある。
表面全面に、窒化ケイ素からなる第３の薄膜１４
を厚さ約700Å形成する。この第３の薄膜１３の
厚さは、第３図に示すように、窒化ケイ素膜のピ
ンホール率が約600Å以上で極端に減少している
ことから、決められたものである。この第３の薄
膜１４は、窒化ケイ素の他にも酸化アルミニウ
ム、炭化ケイ素、或はオキシ窒化ケイ素などで形
成してもよいものである。また、この第３の薄膜
１３は、3000Å以上の厚さになると、次工程の熱
処理中に、この第３の薄膜１３中にクラツクが生
じてしまうので適度な厚さにする必要がある。
次に、第２図Ｃに示す如く、1200℃の窒素雰囲
気中で約200時間熱処理を施し、注入されたガリ
ユウムを第１の薄膜１１から半導体基板１０へ拡
散せしめ、半導体基板１０内にシート抵抗が約
80Ω／□、接合深さ100μmのＰ型の不純物領域１
４を形成する。
気中で約200時間熱処理を施し、注入されたガリ
ユウムを第１の薄膜１１から半導体基板１０へ拡
散せしめ、半導体基板１０内にシート抵抗が約
80Ω／□、接合深さ100μmのＰ型の不純物領域１
４を形成する。
このようにこの半導体装置の製造方法によれ
ば、半導体基板１０の表面に第１の薄膜１１及び
第２の薄膜１２を形成した後、これらの薄膜１
１，１２を通して所望の不純物をイオン注入する
ようにしたので、特に第２の薄膜１２よつて第３
の薄膜１３を形成する際における注入イオンの外
部拡散を防止して第１の薄膜１１内に導入するこ
とができる。しかも、第１の薄膜１１内に注入さ
れた不純物は熱処理によつて所定深さまで拡散さ
れるので、所定の接合深さを有する不純物領域１
４を容易に形成することができる。また、注入さ
れるイオンの量は正確に設定することができ、か
つ第３の薄膜１３の表面は従来の封管法の場合の
ように高濃度の不純物を含んだ雰囲気にさらされ
ていないので熱処理後の第３薄膜１３の表面の不
純物濃度を極めて低い値に保つことができる。
ば、半導体基板１０の表面に第１の薄膜１１及び
第２の薄膜１２を形成した後、これらの薄膜１
１，１２を通して所望の不純物をイオン注入する
ようにしたので、特に第２の薄膜１２よつて第３
の薄膜１３を形成する際における注入イオンの外
部拡散を防止して第１の薄膜１１内に導入するこ
とができる。しかも、第１の薄膜１１内に注入さ
れた不純物は熱処理によつて所定深さまで拡散さ
れるので、所定の接合深さを有する不純物領域１
４を容易に形成することができる。また、注入さ
れるイオンの量は正確に設定することができ、か
つ第３の薄膜１３の表面は従来の封管法の場合の
ように高濃度の不純物を含んだ雰囲気にさらされ
ていないので熱処理後の第３薄膜１３の表面の不
純物濃度を極めて低い値に保つことができる。
さらに第３の薄膜１３を形成するようにした理
由は大きく分けて２つある。すなわち、第１は、
高濃度にイオン注入された際に第２の薄膜１２中
の原子間結合が多数切断され、第２の薄膜１２中
のピンホール率がイオン注入しない場合に比べ異
常に高くなるが、次工程の熱処理においてガリユ
ウム原子外部拡散（Out―diffusion）量が増大す
ることを防止することである。ここで、イオン注
入により損傷を受けた第２の薄膜１２は、比較的
低温（600〜1000℃）の熱処理を施すことによつ
て大部分回復するが、初期のピンホール率まで回
復しない。さらにこのような高濃度で深い接合を
必要とする素子はその素子面積も大きく、ピンホ
ール率の増大は歩留の低下を招くことになる。
由は大きく分けて２つある。すなわち、第１は、
高濃度にイオン注入された際に第２の薄膜１２中
の原子間結合が多数切断され、第２の薄膜１２中
のピンホール率がイオン注入しない場合に比べ異
常に高くなるが、次工程の熱処理においてガリユ
ウム原子外部拡散（Out―diffusion）量が増大す
ることを防止することである。ここで、イオン注
入により損傷を受けた第２の薄膜１２は、比較的
低温（600〜1000℃）の熱処理を施すことによつ
て大部分回復するが、初期のピンホール率まで回
復しない。さらにこのような高濃度で深い接合を
必要とする素子はその素子面積も大きく、ピンホ
ール率の増大は歩留の低下を招くことになる。
また、第２は深い接合を形成する際の不純物原
子（この場合ガリユウム原子）の表面へのしみ出
し防止である。不純物原子は第１の薄膜１１中に
打込まれており熱処理によつて拡散速度の速い第
１の薄膜１１中を通つて半導体基板１０中に拡散
される。しかしこのとき不純物原子は反対方向の
表面にも拡散が進行する。第２の薄膜１２と半導
体基板１０の不純物拡散係数から、第２の薄膜１
２の膜厚によつて形成可能な接合深さが推定でき
る。一般の不純物原子の蒸気圧は極めて低いがガ
リユウム原子の場合蒸気圧が高く、第２の薄膜１
２の表面に到達したガリユウム原子は直ちに気相
中へ拡散してしまい実質的に不純物原子を第１の
薄膜１１から表面に吸い出す効果となる。このた
めに所望の接合深さに対応する第２の薄膜１２お
よび第３の薄膜１３の膜厚を決定する必要があ
る。但し、第２の薄膜１２の膜厚はイオン注入の
加速電圧による不純物原子の飛程によつて決定さ
れる。
子（この場合ガリユウム原子）の表面へのしみ出
し防止である。不純物原子は第１の薄膜１１中に
打込まれており熱処理によつて拡散速度の速い第
１の薄膜１１中を通つて半導体基板１０中に拡散
される。しかしこのとき不純物原子は反対方向の
表面にも拡散が進行する。第２の薄膜１２と半導
体基板１０の不純物拡散係数から、第２の薄膜１
２の膜厚によつて形成可能な接合深さが推定でき
る。一般の不純物原子の蒸気圧は極めて低いがガ
リユウム原子の場合蒸気圧が高く、第２の薄膜１
２の表面に到達したガリユウム原子は直ちに気相
中へ拡散してしまい実質的に不純物原子を第１の
薄膜１１から表面に吸い出す効果となる。このた
めに所望の接合深さに対応する第２の薄膜１２お
よび第３の薄膜１３の膜厚を決定する必要があ
る。但し、第２の薄膜１２の膜厚はイオン注入の
加速電圧による不純物原子の飛程によつて決定さ
れる。
なお、上記実施例では不純物原子としてガリユ
ウムを用いたがこれはアルミニウムでもよいもの
である。
ウムを用いたがこれはアルミニウムでもよいもの
である。
以上述べたようにこの発明によれば、接合深さ
が大きく、表面濃度の高い不純物拡散層を精度よ
く得ることができる半導体装置の製造方法を提供
することができる。
が大きく、表面濃度の高い不純物拡散層を精度よ
く得ることができる半導体装置の製造方法を提供
することができる。
第１図は従来の半導体装置の製造方法を示す説
明図、第２図Ａ乃至Ｃは本発明の半導体装置の製
造方法を工程順に示す説明図、第３図は窒化ケイ
素膜の膜厚に対するピンホール率を示す図であ
る。 １０…半導体基板、１１…第１の薄膜、１２…
第２の薄膜、１３…第３の薄膜、１４…不純物領
域。
明図、第２図Ａ乃至Ｃは本発明の半導体装置の製
造方法を工程順に示す説明図、第３図は窒化ケイ
素膜の膜厚に対するピンホール率を示す図であ
る。 １０…半導体基板、１１…第１の薄膜、１２…
第２の薄膜、１３…第３の薄膜、１４…不純物領
域。
Claims (1)
- 【特許請求の範囲】 １ １導電型の半導体基板の表面に第１の薄膜を
形成する工程と、該第１の薄膜の表面に該第１の
薄膜より小さい不純物拡散係数を有する第２の薄
膜を形成する工程と、該第２の薄膜を通して前記
第１の薄膜内に前記基板と反対導電型の不純物を
イオン注入する工程と、前記第２の薄膜の表面に
前記第１の薄膜より小さい不純物拡散係数を有す
る第３の薄膜を熱処理によつて形成する工程と、
熱処理により前記不純物を前記基板内の所定の深
さに拡散させる工程とを有することを特徴とする
半導体装置の製造方法。 ２ 前記第１の薄膜が酸化ケイ素膜またはオキシ
窒化ケイ素膜または多結晶シリコン膜であり、前
記第２および第３の薄膜が窒化ケイ素膜または酸
化アルミニウム膜または炭化ケイ素膜またはオキ
シ窒化ケシ素膜である特許請求の範囲第１項記載
の半導体装置の製造方法。 ３ 前記不純物がガリユウム（Ga）またはアル
ミニウム（Al）である特許請求の範囲第１項ま
たは第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129029A JPS5831519A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129029A JPS5831519A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831519A JPS5831519A (ja) | 1983-02-24 |
| JPH0126171B2 true JPH0126171B2 (ja) | 1989-05-22 |
Family
ID=14999362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129029A Granted JPS5831519A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831519A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393153A (ja) * | 1986-10-07 | 1988-04-23 | Toshiba Corp | 半導体装置の製造方法 |
| JP3015717B2 (ja) * | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JP3015767B2 (ja) * | 1996-12-25 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| FR2899378B1 (fr) * | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
-
1981
- 1981-08-18 JP JP56129029A patent/JPS5831519A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831519A (ja) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766086A (en) | Method of gettering a semiconductor device and forming an isolation region therein | |
| JP3221484B2 (ja) | 半導体装置の製造方法 | |
| JPS6361777B2 (ja) | ||
| JPS5831519A (ja) | 半導体装置の製造方法 | |
| US4426234A (en) | Method of forming reproducible impurity zone of gallium or aluminum in a wafer by implanting through composite layers and diffusion annealing | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH039612B2 (ja) | ||
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6125209B2 (ja) | ||
| JPH1022289A (ja) | 半導体装置およびその製造方法 | |
| JP3223748B2 (ja) | 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 | |
| JPH0673350B2 (ja) | 半導体装置の製造方法 | |
| JP3185396B2 (ja) | 半導体装置の製造方法 | |
| JPS6327846B2 (ja) | ||
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JP2923955B2 (ja) | 埋込み多結晶シリコン膜の形成方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPH04170022A (ja) | 埋め込み層の形成方法 | |
| JPH02301132A (ja) | 半導体基板にアルミニウム拡散層を形成する方法 | |
| JPS632348A (ja) | 半導体装置の製造方法 | |
| JPS62145821A (ja) | 半導体装置の製造方法 |