JPH01157608A - 演算増幅器に使用する入力段および出力段 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は積分回路、低レベル、小電力演算増幅器に関す
るものである。更に詳しくいえば、本発明は必要な電源
電圧を低くでき、必要な電力を減少でき、かつ位相マー
ジンを大きくできる上記のような種類の増幅器に関する
ものである。

（従来の技術） たとえば補聴器のような小型の装置に使用される増幅器
は入力段と、利得段と、出力段との３つの段を有するの
が普通である。それらの小型の製品においては電池の寿
命および寸法と、増幅器の寸法が長い間問題であった。

小さい電池電流および低い電池電圧で動作する小型部品
を使用することが望ましい。

電池の寿命と月決は、典型的な増幅器の限られた電圧の
振れ性能により制限されてきた。通常は、それらの増幅
器は、アースすなわち負レール検出性能がある場合には
１．５Ｖより低くては、また負アース検出性能が無い場
合は１．ＱＶより低くては確実に動作しない。

典型的な利得段は、周波数補償のために比較的大きいコ
ンデンサを必要とする。そのためには増幅器集積回路へ
補償コンデンサを外部から接続することを要求されるこ
とがある。そうすると増幅器の寸法が大きくなり、かつ
増幅器の価格が高くなる。また、典型的な利得段により
ひき起される限られた位相マージンのために、それをこ
えると増幅器全体が更に外部周波数補償を必要とするよ
うな限られた動作構成範囲となるような結果となる。

（発明か解決しようとする課題） 本発明の目的は、この種の増幅器の同相入力電圧範囲を
拡げ、かつ電圧の振れ性能を高くし、電力消費量を減少
し、利得段の利用できる位相マージンを大きくすること
である。

第１の面において、本発明は、２つの電圧信号入力端子
と、第１の電源レールと、第２の電源レールとを有する
演算増幅器に使用する入力段において、差動バッファ増
幅器と、この差動バッファ増幅器へ接続される相互コン
ダクタンス部と、を備え、差動バッファ増幅器は、電圧
信号入力の間の電圧差を表す差電圧信号を発生する手段
を含み、相互コンダクタンス部は、差電圧信号を入力段
出力電流に変換する手段を含み、それにより、電圧信号
入力端子における同相電圧信号の範囲内で動作でき、前
記範囲は第２の電源レールにおける、または第２の電源
レールをこえる同相電圧信号を含む演算増幅器に使用す
る入力段を提供するものである。

第２の面においては、本発明は、段入力端子および段出
力端子と、第１の電流利得素子と、電圧制御される第２
の電流利得素子と、電流制御される第１の電圧源および
電流制御される第２の電圧源と、積分コンデンサと、を
備え、段入力端子は第１の電流利得素子と、積分コンデ
ンサの端子と、第１の電圧源の入力端子とに接続され、
積分コンデンサの別の端子は第２の電圧源の入力端子へ
接続され、第２の電流利得素子への入力端子は第１の′
電流利得素子の出力端子へ接続され、第１の電庄原の出
力端子と第２の電圧源の出力端子は負電源レールへ接続
され、第２の電流利得素子の第１の電圧制御入力端子と
第２の電圧制御入力端子は第１の電源と第２の電源の各
別の電圧出力端子へ接続され、第２の電流利得素子の出
力端子が段出力端子へ接続され、それにより、段入力端
子における入力電流信号がコンデンサにより積分され積
分された電流は入力電流信号から除去されて、修正され
た入力電流信号を発生し、修正された電流信号は第１の
電流利得素子と第２の電流利得素子により増幅されて段
出力端子に出力電流を発生し、第２の電流利得素子の利
得は２つの電圧源の間の差電圧により制御され、第１の
電圧源は修正された電流信号より制御され、第２の電圧
源は積分された電流により制御される、第１の電源レー
ルと第２の電源レールを有する演算増幅器に使用する利
得段を提供するものである。

第３の面においては、本発明は、第１の電源レールと第
２の電源レールを有する演算増幅器に使用する出力段に
おいて、この出力段は、段入力端子および段出力端子と
、電流駆動増幅器と、第１の電源レールへ接続される第
１の電流ミラーおよび第２の電源レールへ接続される第
２の電流ミラーと、基準電流源と、第１および第２のエ
ミッタ接地出力トランジスタとを備え、それらの出力ト
ランジスタは電源レールの間に接続されるとともに、段
出力端子へ接続され、駆動増幅器は電流を第１の電流ミ
ラーと出力トランジスタの一方へ供給し、第１の電流ミ
ラーは第２の電流ミラーへ電流を供給し、第２の電流ミ
ラーと電流源は電流を他の出力トランジスタへ供給し、
出力トランジスタは段出力端子へ電流を供給し、それに
より、段入力端子における交番する信号の１つの交番部
分が出力トランジスタの１つを駆動し、他の交番部分が
第１の電流ミラーを、したがって第２の電流ミラーを駆
動し、他の出力トランジスタを駆動するために第２の電
流ミラー中の電流は基亭電流源電流と比較される、第１
の電源レールと第２の電源レールを有する演算増幅器に
使用する出力段を提供するものである。

＝　２０− （実　施　例） 以下、図面を参照して本発明の詳細な説明する。

まず第１図を参照して、本発明の好適な実施例の演算増
幅器の段について概略を説明する。破線および１点鎖線
で示されているように、増幅器１は入力段６０１と、利
得段６０３と、出力段６０５と、バイアス回路６０７と
で構成される。２つの素子Ｑ４とＲ３が利得段６０３と
出力段６０５に共通である。

１点鎖線で囲まれているバイアス回路６０７は、第１図
に矢印６０９で示されているように、バイアス回路６０
７の一部として端部が開かれている箱形部分であって、
第２図に続く。

第２図にはバイアス回路６０７の一部が示されている。

この回路部分のことを基準回路と呼ぶことにする。

新規な増幅器の回路構成 第１図を参照して段８０１　、６０３　、８０５の部品
について説明する。第１図に示されているバイアス回路
６０７のそれらの部品についての説明は、段８０１　、
６０３　、６０５の説明に織りまさっているから、両者
についての説明を一緒に行うことにする。

入力段６０１は反転入力端子３と非反転入力端子５を有
する。それらの入力端子はＰＮＰＱｉＯＬ。

Ｑ１０２のベースへそれぞれ接続される。それらのトラ
ンジスタＱＩＯＩ　、　　Ｑ１０２のエミッタは電流基
準トランジスタＱＲ１０２Ａのコレクタヘ一緒に接続さ
れて差動的に接続される。トランジスタＱ１０１　、　
Ｑ１０２のコレクタは抵抗Ｒ］、　ＡとＲ］、Ｂ。

Ｒ２Ａ、Ｒ２Ｂをそれぞれ介して負電源レール７へ接続
される。

抵抗ＲＩＡとＲＩＢおよびＲ２ＡとＲ２Ｂの間にオフセ
ット調節端子９，１１がそれぞれ設けられる。

トランジスタＱ１０１とＱ１０２のコレクタはＮＰＮト
ランジスタＱｌ、Ｑ２のエミッタへも直結される。トラ
ンジスタＱ１とコレクタとベースはトランジスタＱ２の
ベースへ一緒に接続されるとともに、電流基準トランジ
スタＱＲ１０３Ａのコレクタへ接続される。

トランジスタＱ２のコレクタは電流基’Ｑ　トランジス
タＱＲＩ０３Ａのコレクタへ接続される。

入力段ｆｉｌ＋は利得段６０３へ接続される。利得段６
０３への接続と、利得段６０３の構成については次に説
明する。トランジスタＱ２のコレクタはＮＰＮトランジ
スタＱ３のベースへ接続されるとともに、コンデンサＣ
１と抵抗Ｒ３を介して負電源レール７へ接続される。

トランジスタＱ３のエミッタは負電源レール７へ接続さ
れる。トランジスタＱ３のコレクタは電流基準トランジ
スタＱＲ１０２Ｂのコレクタへ接続される。トランジス
タＱ３のコレクタはＮＰＮ　トランジスタＱ４のベース
へも接続される。

トランジスタＱ４のエミッタはコンデンサＣ１と抵抗Ｒ
３の間に接続される。トランジスタＱ４のコレクタは電
流基準トランジスタＱ　Ｒ１０Ｂのコレクタへ接続され
る。

利得段６０３と出力段６０５は、前記したように、部品
Ｑ４とＲ３において重なり合う。次に出力段６０４につ
いて説明するが、出力段６０５に対してはトランジスタ
Ｑ４と抵抗Ｒ３については説明しない。トランジスタＱ
４のコレクタはＰＮＰ　ｌ−ランジスタＱＬＯ３Ａのコ
レクタとベースへ接続される。

トランジスタＱＲ１０３ＡのベースはＰＮＰトランジス
タＱ１０３Ｂのベースと、ＰＮＰトランジスタＱ１０６
のベースへも接続される。トランジスタＱＲ１０３Ａと
ＱＲＩＧ３　Ｂのエミッタは抵抗Ｒ５を介して正電源レ
ール１３へ一緒に接続される。トランジスタＱ１０６の
エミッタは正電源レール１３へ接続される。トランジス
タＱ１０６のコレクタは増幅器１の出力端子１５へ接続
される。

トランジスタＱ１０３　ＢのコレクタはＮＰＮ　トラン
ジスタＱ１０６のベースとコレクタへ接続される。

トランジスタＱ６のエミッタは負電源レール７へ接続さ
れる。トランジスタＱ６のコレクタとベースはＮＰＮト
ランジスタＱ７のベースへも接続される。

トランジスタＱ７のエミッタは負電源レール７へ接続さ
れる。トランジスタＱ７のコレクタはショットキーダイ
オードＤＳＩのカソードとＮＰＮトランジスタＱ５のエ
ミッタへ接続される。

トランジスタＱ５のベースはＮＰＮ電圧基準トランジス
タＱＲ６のコレクタとベースへ接続される。トランジス
タＱ５のコレクタはトランジスタＱ１０３　Ａ、　　Ｑ
１０３　Ｂ、　Ｑ１０６のベースへ接続される。

トランジスタＱＲ６のコレクタとベースは電流基準トラ
ンジスタＱ　Ｒ１０４のコレクタへも接続される。トラ
ンジスタＱＲ６のエミッタは基準抵抗ＲＲ１２を介して
負電源レール７へ接続される。

ダイオードＤＳＩのアノードは電流基準トランジスタＱ
Ｒ１０５のコレクタへ接続されるとともに、ＮＰＮトラ
ンジスタＱ８のベースへ接続される。

トランジスタＱ８のエミッタは抵抗Ｒ４を介して負電源
レール７へ接続されるとともに、ＮＰＮトランジスタＱ
１０５のベースへ直結される。トランジスタＱ８のコレ
クタはＰＮＰトランジスタＱ１０４Ａのベースとコレク
タへ接続される。

トランジスタＱ１０５のコレクタは負電源レール７へ接
続される。トランジスタＱ１０５のエミッタはＰＮＰト
ランジスタＱ１０４のエミッタとＮＰＮトランジスタＱ
９のベースへ接続される。

トランジスタＱＩ０４ＡとＱｌ−０４Ｂのベースは相互
に接続される。トランジスタＱＩ０４ＡとＱ１０４Ｂの
エミッタは正電源レール１３へ一緒に接続される。

トランジスタＱ９のコレクタが出力端子１５へ接続され
る。トランジスタＱ９のエミッタは負電源レール７へ接
続される。

トランジスタＱ４のエミッタは抵抗Ｒ６とＲ２０２およ
びコンデンサＣ２０２を介して出力端子１５へも接続さ
れる。希望によっては、出力段６０５の外部周波数補償
のために、抵抗Ｒ２０２とコンデンサＣ２０２の間に周
波数補償接続端子１７が設けられる。

トランジスタＱ４のコレクタは抵抗Ｒ２０１とコンデン
サＣ２０１を介してショッｉ・キーダイオードＤＳＩの
アノードへも接続される。このダイオードＤＳＩのアノ
ードは抵抗Ｒ２Ｏ３とコンデンサ０２０３を介して出力
端子１５へも接続される。

トランジスタＱＲ１０２Ａと、ＱＲＩ０２Ｂと、ＱＲ１
０３Ａと、ＱＲ１０３Ｂと、Ｑ　Ｒ１０Ｂと、ＱＲ１０
４（！：、ＱＲｌ−０５とのベースはバイアス回路１９
へ一緒に接続される。

トランジスタＱＲ，１０２ＡとＱＲ１０２Ｂのエミッタ
は基準抵抗ＲＲ７を介して正電源レール１３へ接続され
る。トランジスタＱＲ１０３ＡとＱＲ１０３Ｂのエミッ
タは基準抵抗ＲＲ８を介して正電源レール１３へ一緒に
接続される。トランジスタＱＲ１０Ｂと、ＱＲ１０４と
ＱＲ１０５とのエミッタは基準抵抗ＲＲＩ、ＲＲ９，Ｒ
ＲＩＯを介して正電源レール１３へ接続される。

バイアスバス１９がバイアス基準回路２１へ接続される
（第２図）。そのバイアス基準回路は増幅器コの一部で
あって、全く通常のように動作する。

バイアスバス１９はＰＮＰ基準トランジスタＱＲ１，０
１，Ａ、　ＱＲｌ、ＯＩ　Ｂのベースへ接続される。

トランジスタＱＲ１，０１ＡとＱＲＩＯＩ　Ｂのエミッ
タは基準抵抗ＲＲＩを介して正電源レール１３へ一緒に
接続される。

トランジスタＱＲＩＯＩＡのコレクタはＮＰＮ基準トラ
ンジスタＱＲＩのコレクタとベースへ接続される。トラ
ンジスタＱＲＩのエミッタは負電源レール７へ接続され
る。

トランジスタＱＲＩＯＩＢのコレクタはＮＰＮ基準トラ
ンジスタＱＲ２のコレクタへ接続される。

トランジスタＱＲＩ、ＱＲ２のベースは一緒に接続され
る。ｌ・ランジスタＱＲ２のエミッタは基準抵抗ＲＲ２
を介して負電源レール７へ接続される。

トランジスタＱＲＩＯＩ　Ｂ（！：ＱＲ２のコレクタは
ＮＰＮ基準トランジスタＱＲ３のベースへも接続される
。そのトランジスタＱＲ３のコレクタは正電源レール１
３へ接続される。トランジスタＱＲ３のエミッタは基準
抵抗ＲＲ３を介して負電源レール７へ接続される。

トランジスタＱＲ３のエミッタはＮＰＮ基準トランジス
タＱＲ４のエミッタへも直結される。そのトランジスタ
ＱＲ４のコレクタはバイアスバス１９へ接続される。ト
ランジスタＱＲ４のベースは基準抵抗ＲＲ３を介して正
電源レール１３へ接続されるとともに、基準抵抗ＲＲ４
とＲＲ５を介して負電源レール７へ接続される。トラン
ジスタＱＲ４のベースはＮＰＮ基準トランジスタＱＲ５
のコレクタへも直結される。

トランジスタＱＲ５のベースは抵抗ＲＲ４とＲＲ５の間
に接続される。トランジスタＱＲ５のエミッタは負電源
レール７へ接続される。

従来の入力段 次に第３図を参照して従来のＰＮＰ入力段（もちろん第
１図には示されていない）の動作を説明する。後で説明
する従来の段の全ての部品の参照符号は、新規な段に用
いられる部品参照符号の前に「Ｃ」をつけて示すことに
する。

電流源ＣＩが、差動的に接続されているＰＮＰトランジ
スタＣＱＩＯＩ　、ＣＱ］’０２のエミッタに電流を供
給する。それらのトランジスタのコレクタは電流ミラー
に接続されたＮＰＮトランジスタＣＲＩ０３　、　　Ｃ
ＱＩ０４のコレクタへ接続される。

入力段への入力端子は反転入力端子１０３と非反転入力
端子】０５である。入力段の出力は、入力端子１０３と
１０５における差電圧を表す電流Ｃｉｏである。

動作時には、入力端子１０３　、１０５における等しい
電圧を有するバイアス電流ＣＩがトランジスタＣＱ１０
１とＣＱ１０２により分割される。そうするとトランジ
スタＣＱ１．０１とＣＱ１０２のコレクタに等しい電流
が発生される。トランジスタＣＱＩＯＩ内の電流はトラ
ンジスタＣＱ１０３のコレクタとトランジスタＣＱ１．
０３　、　　ＣＱ１０４のベースへ電流を供給する。

トランジスタＣＱ１０３とＣＱＩ０４は電流ミラー構造
にあるから、それらのトランジスタのコレクタ電流は類
似する。トランジスタＣＱ　１０１のコレクタ電流から
取出されてトランジスタＣＱ　１０３とＣＱ　１０４の
ベースを駆動する電流も、トランジスタＣＱ１０２のコ
レクタから除去せねばならない。

この電流は、次段をバイアスするために用いられる出力
電流Ｃｉｏのバイアス成分として取出される。

動作時には、入力端子１．０３と比較して、正へ行く信
号が入力端子１０５に置かれると、トランジスタＣＱＩ
ＯＩのエミッタ電圧が低下する。したかって、トランジ
スタＣＱ］、０１か電流源から取出す電流が減少する。

そうするとトランジスタＣＱＩＯ１，。

ＣＱ］、０３　、ＣＱ１０４のコレクタ電流が減少する
。

それと同時に、電流源ＣＩからより多くの電流がトラン
ジスタＣＱ　１０２のエミッタへ流れこみ、トランジス
タＣＱ１０２のコレクタにより大きい電流を発生させる
。そのコレクタ電流はトランジスタＣＱ１０４のコレク
タ電流より大きい。そのために出力電流Ｃｉｏが増大す
る。したがって、非反転入力端子１０５における入力が
減少したとすると出力電流Ｃｉｏは減少する。

正へ行く電圧信号が反転入力端子１０３へ入力されると
、トランジスタＣＱ１０２のコレクタからより少い電流
が流れるから、トランジスタＣＱ　１０１のコレクタか
ら電流ミラーＣＱ］０３とＣＱ　１０４を通ってより大
きな電流が流れる。そのために出力電流Ｃｊｏが減少す
る。したがって、反転入力端子１．０３における電圧か
低下すると出力電流Ｃｉｏか増大する。

この構造では、入力端子１０３　、１０５における負電
源レール７に近い同相電圧がトランジスタＣＱ１０１と
ＣＱ１０２を飽和させる。

従来の入力段は１．０■までの電源電圧で動作させるこ
とができるが、従来の入力段は負電源レール同相電圧検
出性能は持たない。

あるいは、上記飽和を避けるために、トランジスタＣＱ
Ｉ０４　、　　ＣＱＩ０２の代りにＰＮＰダーリントン
接続されたトランジスタ（図示せず）を使用できる。し
かし、正電源レール１３と負電源レール７の間の電源電
圧か１．５Ｖて、同相電圧か負電源レールより正である
場合には電流源ＣＩが飽和するから、入力段は信頼でき
るように動作することはない。

新規な入力段 差動バッファ増幅器 ここで第１図と第４図を参照する。増幅器１の入力段６
０１は差動バッファ増幅器部を有する。この差動バッフ
ァ増幅器部の主な部品はｌ・ランシスタＱＩＯＩ　、　
Ｑ１０２　、抵抗ＲＩＡ、Ｒ］、Ｂ　（第４図にまとめ
てＲ］として示されている）　、Ｒ２Ａ。

Ｒ２Ｂ　（第４図にまとめてＲ２として示されている）
である。

バイアス回路６０７からＤＣバイアス電流がトランジス
タＱ１．０４　、　ＱＩ０２へ供給される。第４図にお
いて、バイアス回路６０７の電流源を構成するトランジ
スタＱＲ１０２Ａの主な部品が電流源Ｔ１として機能的
に示されている。

とくに第４図を参照して、トランジスタＱ１０１、Ｑ１
０２に流れこむＤＣバイアス電流１１が対応して小さい
入力バイアス電流を反転入力端子３と非反転入力端子５
へ流れこませる。更に、対応するバイアスコレクタ電流
がトランジスタＱＩＯＩ。

Ｑ１０２のコレクタに流れこむ。

コレクタバイアス電流は抵抗ＲＩＡ、ＲＩＢとＲ２Ａ、
Ｒ２Ｂを流れる。抵抗Ｒ］、　ＡとＲ］、Ｂ。

Ｒ２ＡとＲ２Ｂは第４図にまとめてそれぞれＲ１゜Ｒ２
として示されている。

差動バッファ増幅器部の出力２５．２７がトランジスタ
Ｑ１．０１．　、　　Ｑ１０２のコレクタから取出され
る。

それにより、反転された差電圧出力が出力端子２５゜２
７に発生される。非反転入力端子５における正へ行く電
圧信号がトランジスタ０１吋を流れる電流を減少させ、
それに対応して抵抗Ｒ１の端子間電圧を低下する。対応
する負へ行く信号が抵抗Ｒ１の端子間電圧を上昇させる
。同様に、反転入力端子３における正へ行く信号が抵抗
Ｒ２の端子間電圧を低下させ、負へ行く信号が抵抗Ｒ２
の端子間電圧を上昇させる。

抵抗Ｒ］とＲ２が同様で、トランジスタＱ１．０１．。

Ｑ１０２の小信号相互コンダクタンスの逆数に等しいと
すると、出力端子２５．２７における電圧差は入力端子
５，３における電圧差にほぼ等しい。

第１図に示されているオフセット調節９，１１が従来の
差動増幅器入力段と同様にして用いられて、部品のどの
ような内部不一致も補償する。

相互コンダクタンス 第１図および第４図を参照して、差動バッファ増幅器の
出力端子２５．２７が相互コンダクタンス部へ接続され
る。その相互コンダクタンス部の主な部品は、電流源■
２とＩ３によりバイアスされる２個のＮＰＮ　トランジ
スタＱｌ、Ｑ２である。第４図に示されている電流源１
２．Ｉ３は電流源を構成するトランジスタＱＲ１０３Ａ
、　ＱＲｌ、０８　Ｂの機能的な表現である。

相互コンダクタンス部は出力端子２５．２７で差電圧信
号を取出して、その差電圧信号をシングルエンデツド出
力電流ｉｏｊに変換する。その電流ｊｏｆは出力端子２
５．２７における差信号の逆数を表す。

電流源１２．Ｉ３はトランジスタＱｌ、Ｑ２のための同
様なバイアス電流を発生する。出力端子２５、２７にお
ける電圧信号が同様であると、トランジスタＱｌ、Ｑ２
は従来の入力段電流ミラーに類似する電流ミラーとして
機能する。それにより出力電流ｊｏｉの出力バイアス電
流成分が発生される。

抵抗Ｒ２の端子間電圧が上昇すると、トランジスタＱ１
のエミッタ電圧が低下する。そうすると、電流源Ｉ２か
ら大きな電流がトランジスタＱ２のベースへ流れこまさ
れる。そうするとそのトランジスタＱ２は一層強く導通
状態にされて、より多くの電流を電流源■３から取出す
。そうすると出力電流ｊｏｊか減少させられる。

電流源Ｉ２．Ｉ３はトランジスタＱｉ、Ｑ２のために類
似のバイアス電流を発生する。出力端子２５、２７にお
ける電圧信号が類似すると、トランジスタＱ］、、Ｑ２
は従来の入力段電流ミラーに類似する電流ミラーとして
機能する。これにより出力電流ｊｏｔの出力バイアス電
流が発生される。

抵抗Ｒ２の端子間電圧が高くなると、トランジスタＱ１
のエミッタ電圧が低くなる。そうすると電流源Ｉ２から
より多くの電流がトランジスタＱ２のベースに流れこま
される。そうするとトランジスタＱ２はより強く導通状
態にされて、電流源Ｉ３からより多くの電流をとる。そ
のために出力電流ｉｏ１か減少させられる。

したがって、抵抗Ｒ１の端子間電圧が高くなるとトラン
ジスタＱ２は非導通状態にされ、トランジスタＱ１を導
通状態にして出力電流ｊｏｉを増加させる。

バイアス電流工２はほとんどがトランジスタＱ］のコレ
クタへ供給され、はるかに少い電流が−３６＝ トランジスタＱ２．Ｑｌのベースへ供給されるから、ト
ランジスタＱ１のコレクタ電流、したがってトランジス
タＱ１のＶｂｅはトランジスタＱ２のコレクタ電流およ
びＶｂｅに対してほぼ一定に保たれる。その結果、トラ
ンジスタＱ　１０１とＱ１０２のコレクタにおける電圧
差のほぼ全てがトランジスタＱ２のＶｂｅとして現われ
る。

入力端子５，３における電圧か出力端子２５．２７にお
ける電圧として、およびトランジスタＱ２のＶｂｅとし
て現われるから、入力段６０１の出力電流は、トランジ
スタＱ２の相互コンダクタンスｇｍ２に入力端子５，３
における入力電圧Ｖｉｎを乗じたものにほぼ等しい。し
たがって、トランジスタＱ２は、出力端子２５．２７に
おける電圧により制御される電流利得素子として機能す
る。駆動電流源はＩ２である。

入力段６０１の出力電圧ｖｏｉは、利得６０３において
用いられるトランジスタＱ３の人力抵抗値ｒπ３に電流
ｊｏｉを乗じたものにほぼ等しい。入力段６０１の電圧
利得はｒπ３Ｘｇｍ２にほぼ等しい。

−３７＝ 差動バッファ増幅器部と相互コンダクタンス部の組合わ
せにより、従来の入力段におけるように、与えられた差
電圧入力に対して代表的な出力電圧を生ずる。

この新規な入力段６０１の主な利点は、同相入力電圧範
囲が、低電圧信号性能を折り合わせることなしに、負電
源レール７より低いほぼＶｂｅの電圧を含むことができ
ることである。■、Ｏｖ電源での動作は実際的で、信頼
できるものとすることができる。

また、相互コンダクタンス部は出力端子２５．２７から
入力段６０１の出力端子への電圧レベル移行を行う。こ
れは利得段の駆動のために利用できる電圧信号に寄与す
る。

この新規な入力段は０．８５Ｖのように低い電源電圧で
動作するように設計できる。

従来の利得段 従来の回路で用いられる従来の利得段（第５図参照）は
ＮＰＮ　トランジスタＣＱ３と、このトランジスタのベ
ースとコレクタの間に接続される周波数補償コンデンサ
ＣＣとで構成される。利得段への入力電流信号は電流Ｃ
ｉｉｇである。この電流Ｃ１１ｇは入力段の出力電流に
より通常供給される。

出力電流信号は電流Ｃｉｏｇである。従来の利得段は電
流源Ｃｌ２Ｂによりバイアスされる。

従来の利得段は、第５Ａ図および第５Ｂ図に電流Ｃ１１
ｇとＣｊｏｇの波形により示されているように、積分器
として機能する。また、電流Ｃ１１ｇの立上り縁部と立
下り縁部にもとづく成分が電流Ｃｊｏｇ中に存在する。

電流ＣＮｇが最も窩い周波数成分の立上り縁部に達する
と、トランジスタＣＱ３は周波数補償コンデンサＣＣに
より短絡される。したがって、電流Ｃｉｏｇは電流Ｃｊ
ｉｇに対応する量だけ増加する。

電流ｃｉｉｇが平坦になって、その電流の高い周波数内
容が減少すると、周波数補償コンデンサＣＣは積分素子
としてのそれの役割に戻る。立上り縁部において感ぜら
れた電流Ｃ１１ｇの増加は、またトランジスタＣＱ３の
より大きいベース電流へ変る。そうするとトランジスタ
ＣＱ３はより深く導通状態にされ、電流源Ｃｌ２Ｂから
のバイアス電流をより多くとるから、電流Ｃ１ｏｇは減
少する。

電流Ｃ１１ｇが立下り縁部に当ると、周波数補償コンデ
ンサＣＣは再び短絡する。それに対応して電流Ｃｉｉｇ
は増加する。

電流Ｃｉｊｇが平坦になると、トランジスタＣＱ３のベ
ース電流の減少が感ぜられ、トランジスタＣＱ３をター
ンオフしようとする。そのために、電流Ｃｊｏｇのため
に用いられる電流源Ｃｌ２Ｂからの利用できる電流の量
が増加する。

第５Ａ図および第５Ｂ図から、電流Ｃ１１ｇにおける高
周波信号に続く電流Ｃｊｏｇは、電流Ｃ１１ｇとは逆位
相の成分を有することが明らかである。

そのために、従来の利得段でループが閉じられると動作
が不安定になることがある。従来の利得段を用いると約
９０度の位相マージンが失われる。

新規な利得段 次に、第７図を参照して、第１図に示されている増幅器
１の利得段６０３の動作を詳しく説明する。

１１ｇはトランジスタＱ３のベースへの信号でアリ、＝
　４０− １ｏｇがトランジスタＱ４のコレクタから取出される。

トランジスタＱ３とＱ４は電流源Ｉ２Ｂ。

Ｉ６からバイアスされる。電流源Ｉ２ＢとＩ６は、第１
図のバイアス回路６０７からの電流源構成のトランジス
タＱ１０２　ＢとＱ１０６の機能的な表現である。

次に、第６Ａ図に示されている波形の信号に対する利得
段６０３の動作について説明する。信号が立上り縁部に
出会うと、第６Ｂ図に示すように、コンデンサＣ］が短
絡して電流を抵抗Ｒ３へ流す。

そうするとトランジスタＱ４のＶｂｅが低くなって、そ
れを流れる電流を減少させる。抵抗Ｒ３とトランジスタ
Ｑ３は電圧制御電流源として機能し、トランジスタＱ４
は電圧制御電流源として機能する。

電流ｌｏｇのために電流源Ｉ６から利用できる電流の量
は第６Ｃ図に示すように増加する。

電流】ｊｇが平坦になるとコンデンサＣ１がその電流を
積分する。トランジスタＱ３のベース電流は増加する。

したがって、トランジスタＱ３のコレクタ電流が増加す
る。電流源１２ＢからトランジスタＱ４が利用できるベ
ース電流が減少する。

したがって、トランジスタＱ４のベース電流が増加する
。したがってそのトランジスタＱ４のコレクタが増加す
る。電流源Ｉ６からの電流の増加する量を電流１０ｇの
ために利用できる。

電流ｉｉｇの立上り縁部に対してコンデンサＣ１が短絡
して、抵抗Ｒ３を流れる電流を減少する。

そのためにＡ点における電圧が低くなる。そうするとト
ランジスタＱ４のＶｂｅが低くなるから、そのｌ・ラン
ジスタは一層深く導通状態にされる。それによりそのト
ランジスタのコレクタ電流が増加し、電流ｉｏｇのため
に電流源■６から利用できる電流の量が減少する。

電流ｉｊｇが平坦になると、コンデンサＣ１がその電流
を積分して、トランジスタＱ３のベースで利用できる電
流の量を減少する。そうするとトランジスタＱ４の利用
できるベース電流が減少する。

そのためにそのトランジスタのコレクタ電流か増加する
から、電流源Ｉ６から電流ｉｏｇのために利用できる電
流か減少する。

電流ｉｏｇと自ｇの位相差は、利得段の全ての動作用波
数に対して正であることが第６Ａ図および第６Ｃ図から
明らかである。

従来の利得段で失われていた９０度の位相マージンが比
較的高い周波数において回復され、新規な利得段の位相
マージンに加えられる。これは、閉ループ動作する増幅
器１の全体の安定度に寄り、する。

従来の利得段と新規な利得段６０３の間のこの比較は、
第７図と第８図のポーデ線図において明らかである。

第７図は周波数に対して、電流Ｃ１１ｇとＮｇに関する
ＣｉｏｇとｊＯｇの電流利得の関係を示し、第８図は周
波数に対して、電流ＣＮｇとｊｉｇに関するＣｉｏｇと
ｉｏｇの移相量の関係を示す。電流Ｃ］ｏｇ］は、その
電流をベースへ入力信号として加えられ、電流Ｃｉｏｇ
ｌがコレクタ電流として加えられる第２のＮ、ＰＮトラ
ンジスタＣＱ４に加えることにより形成される。これに
より、従来の利得段と新規な利得段を公平に比較できる
。従来の利得段の電流利得はカーブＡｃ１ｇで表され、
新規な利得段６０３の電流利得はカーブＡｉｇで表され
ている。

従来の利得段の移相量がカーブθｃｉｇで表され、新規
な利得段６０３の移相量がカーブθｃｉｇで表されてい
る。

それらのボーデ線図から明らかなように、２つの利得段
の利害は類似しており、おのおの約−２０ｄＢ／　ｄｅ
ｃａｄｅロールオフである。移相量は両方の利得段に対
して初めは類似する。周波数が高くなると、新規な利得
段６０３に対して先に述べた現象のために移相量θｃｊ
ｇは一層正になり、従来の利得段では前記した負の移相
のために移相量θｃ１ｇは速く減少する。

したがって、新規な利得段６０３は、比較的高い周波数
においては、従来の利得段と比較して、比較的大きい位
相マージンを生ずる。これは増幅器１の全体の安定度に
寄与する。

位相マージンの増大により補償コンデンサＣ１の値を減
少でき、出力段の移相特性を貧弱にでき、または両者を
行うことができる。

更に、コンデンサＣ１が見る電圧は比較的低くて、コン
デンサＣ１を拡散されたコンデンサにすることができる
ようにする。拡散されたコンデンサは半導体チップ上に
製造でき、それにより増幅器１の全体の寸法を小型にす
る。これは、従来の利得段においてコンデンサＣＣが見
るより高い電圧と対照的である。コンデンサＣＣは外部
部品とすることをしばしば必要とする。

利得段６０３の電圧利得は第９図の回路を用いて近似で
きる。この利得を第１図の増幅器１の出力段６０５に組
合わせると、出力段の利得と抵抗Ｒ６により発生される
帰還ループが現われる。出力段６０５の利得が、第９図
において反転増幅器Ａ１と抵抗Ｒ６により機能的に示さ
れている。その帰還ループはトランジスタＱ４の電圧利
得を低くできるが、トランジスタＱ４のベースから見た
トランジスタＱ４の入力抵抗値を劇的に高くすることが
できる。

トランジスタＱ３の電圧利得はそのトランジスタの相互
コンダクタンスｇｍ３に、トランジスタＱ３のコレクタ
から見た負荷の抵抗値を乗することにより与えられるか
ら、トランジスタＱＢの利得はそれに対応して大きくな
る。

前記帰還ループのためにトランジスタＱ４の電圧利得は
比較的低い。したがって、この新規な利得段の全体の電
圧利得は、トランジスタＱ３の相互コンダクタンスｇｍ
３に、電流源Ｉ２Ｂの出力抵抗値ｒｏと並列のトランジ
スタＱ４の入力抵抗値を乗することにより近似できる。

従来の出力段 次に、第１０図を参照して従来の出力段の動作を説明す
る。従来の出力段への入力電流はＣ１１ｏである。その
入力電流Ｃ１１ｏは従来の利得段の電流Ｃｊｏｇから通
常取出される。

入力電流Ｃ１ｊｏはＰＮＰトランジスタＣＱ２００のベ
ースへ供給される。トランジスタＣＱ２００のコレクタ
は負電源レール７へ接続される。トランジスタＣＱ　２
００のエミッタはＰＮＰトランジスタＣＱ２０１のベー
スへ接続され、かつ直列接続されているダイオードＣＤ
］、、ＣＤ２を介してＮＰＮトランジスタＣＱ２０２の
ベースとバイアス電流源ＣＩＢへ接続される。

トランジスタＣＱ２０１とＣＯ２Ｏ３のコレクタは負電
源レール７と正電源レール１３へそれぞれ接続される。

トランジスタＣＱ　２０１とＣＯ２Ｏ３のエミッタは圧
力段の出力端子１００へ一緒に接続される。

出力電流Ｃ１ｏｏはその出力端子１００から流れる。

動作時には、電流源ＣＩＢは出力段をバイアスして、ト
ランジスタＣＱ　２０１とＣＯ２Ｏ３の各エミッタに流
れこむ電流ＩＣＱを発生させる。このときの操作はバイ
アス信号としてのＣＮｏの入力だけが必要とされこのと
き出力電流Ｃ１ｏｏは零となる。

電流ＩＣＱは次のようにして決定される。ＣＤコとＣＤ
２はダイオードであって、通常は出力トランジスタＣＱ
２０＋　、　　ＣＯ２Ｏ３に物理的に非常に近似する。

ダイオードＣＤ］とＣＤ２の電気的特性がトランジスタ
ＣＱ２０１　、　　ＣＯ２Ｏ３の電気的特性に非常に良
く一致するようにそれらのダイオ−ドは通常精製される
。

上記諸条件を適用し、電流ＣｊＯＯが零であると、ダイ
オードＣＤＩがトランジスタＣＱ２０１を電気的に追従
するものとし、ダイオードＣＤ２かトランジスタＣＱ２
０２を電気的に追従するものとすると、ダイオードＣＤ
ＩとＣＤ２の間の中間点における電圧は出力端子１００
における電圧に理想的に等しい。したかって、観念的に
はその出力端子は、従来の出力段の平衡を変えることな
しに、ダイオードＣＤＩとＣＤ２の間の中間点に短絡で
きる。

したがって、ダイオードＣＤ２とトランジスタＣＱ２０
２およびダイオードＣＤＩとトランジスタＣＱ２０１は
、直列接続された電流ミラーを表す。

それらの電流ミラーは共通基準として電流源ＣＩＢを有
する。したかって、電流ＩＣＱは、−定の係数に基準電
流ＣＩＢを乗じて決定される。

従来の出力段の動作条件を近似するために、出力段は、
第１０図にＲＬで示されている負荷で動作せねばならな
い。電流ＣＮｏか減少すると、より少い電流がトランジ
スタＣＱ２００を流れる。また、より少い電流かダイオ
ードＣＤＩ、ＣＤ２とトランジスタＣＱ２０１を流れる
。トランジスタＣＱ２０２を一層深く導通状態にするた
めに、そのトランジスタのベースにはより多くの基準電
流ＣＩＢを流さなければならない。トランジスタＣＱ２
０１はトランジスタＣＱ２０２より一層少い電流を受け
る。さもないとトランジスタＣＱ２００を流れる全電流
は同じである。トランジスタＣＱ２Ｑ（ｌがより少い電
流を受けると、トランジスタＣＱ　２０２のエミッタか
らのいくらかの電流が負荷ＲＬへ流れなければならない
。電流が負荷ＲＬに流れると、電流Ｃｖｏｏは正でなけ
ればならない。

基準電流ＣＩＢが電流源として接続されたバイポーラ接
合トランジスタであると仮定すると、電流Ｃｖｏｏの最
しベルはトランジスタＣＱ２０２のＶｂｅとＩＢの飽和
電圧ｖ　ｃｅｓａｔにより制限される。

したがって、電流Ｃ１ｏｏか増加したとすると、ダイオ
ードＣＤ１．ＣＤ２とトランジスタＣＱ２０２からより
多くの電流がトランジスタＣＱ２００へ流れこむ。その
ためにトランジスタＣＱ２０２が利用できる電流が減少
してそのトランジスタを非導通状態にする。トランジス
タＣＱ２００の電流の全体の量を増加せねばならないか
ら、トランジスタＣＱ２０１のベース電流を増加せねば
ならず、したがってエミッタ電流をＣＯ２Ｏ３のエミッ
タ電流より大きくしなければならない。余分な電流は負
荷ＲＬから供給せねばならない。電流が出力端子１００
へ流れこむから、出力電圧は必ず負になる。

負の最高出力電圧は、トランジスタＣＱ２０］のＶｂｅ
に、負電源レール７より高いトランジスタＣＱ２００の
Ｖ　ｃｅｓａｔを加えた値に制限される。

従来の出力段は典型的には１．５Ｖより高い電圧のみを
正しくベースとする。また、１．５■のように近い電圧
に対しては、出力段は零出力スイング性能を有し、通常
はより高い電圧における実際的な動作に対して通常有用
なだけである。

新規な出力段 第１図の出力段６０５は、第１１図に示されている別の
出力段構造６０９の改良に（・Ｊ加改良を加えたものを
含むから、簡単にするために別の構造６０９について説
明する。第１図に示されている部品と同じ部品が用いら
れる場合には、同じ参照符号を用いる。

第１１図に示されている新規な出力段においては、エミ
ッタ接地トランジスタＱ」０６とダーリントン接続され
たトランジスタ対ＱＤ、Ｑ９を用いることにより電圧ス
イングの制限が小さくされる。出力電圧はトランジスタ
Ｑ４０Ｂ、ＱＤ、Ｑ９の飽和電圧のみにより制限される
。改良した部分は、第１図において用いられているよう
に低電圧ダーリントンに対する構造を示すものである。

この新規な出力段６０９は概念的には簡単であるがバイ
アスを加えることは困難である。

まず、この回路は抵抗Ｒ５により短絡されているものと
考えることができる。出力端子１５に電流が流れないと
、静止電流１ｑは電流源ＩＲＥＦにより決定される。ダ
ーリントン対ＱＤ、Ｑ９は非常に小さい電流入力を必要
とするから、電流ミラー接続されたトランジスタＱ６．
Ｑ７は、電流ミラー接続されたトランジスタＱ１０３　
Ａ、　　Ｑ１０３　ＢのエミッタにほぼｒＲＥＦを発生
する。トランジスタＱ１０３　Ａ、　Ｑ１０３　Ｂ、　
Ｑ１０６のＶｂｅは類似するから電流１ｑはＩＲＥＦに
ほぼ等しい。

出力段をバイアスするために必要な電流は、トランジス
タＱ１０６の面積係数をトランジスタＱ１０３ＡとＱ１
０３　Ｂの面積係数よりＮ倍大きくすることにより減少
できる。そうすると電流１ｑはほぼＮｘ　ＩＲＥＦとな
る。

トランジスタＱ１０６の面積比を更に実効的に高くする
ために、抵抗Ｒ５が付加される。トランジスタＱ１０６
のベース−エミッタ接合は順バイアスされたＰＮ接合と
考えられるから、■０とＶＴをトランジスタパラメータ
として、ダイオード法則■ｑ＝　１０（ｅｖＢＥ１０６
／ＶＴ　　ｌ　）を適用できる。Ｖ　Ｂ　Ｅ　１ｏＩｌ
ｉは△ＶプラスｖＢＥ１０３に分けることができる。こ
こに、△■は抵抗Ｒ５の端子間電圧である。したがって
、Ｉｑ＝Ｉ。

（ｅ　ｖＢ　Ｅ　ｌ°３＋ＡＶ、’ＶＴ　−１）　テア
ル。上記ノヨウニ、△Ｖ＝ＯであればＩｑ　＝ＮＩＲＥ
Ｆである。したかって、ＮＩＲＥＦ＝Ｉｏ　　（ｅｖ″
＋：１０”ｖ”　−１）である。この式を変形すれば、
ｅＶＢＥＩ０３／ＶＴ　ｅ＝　１＋ＮＩＲＥＦ／Ｉｏと
なる。ｅＶＢＥ１０３．、’ＶＴを代入するとＩｑ　−
Ｎ　Ｉ　ＲＥＦ　ｅ”／ｖ”が残る。電流ハトランジス
タＱ１０３Ａのエミッタに流入するたけであるから、Ｂ
△Ｖは常に正である。抵抗Ｒ５はトランジスタＱ１０６
の実効面積を別の係数ｅΔＶ／ＶＴたけ広くした。

Ｒ５をほぼ２Ｘ　ＩＲＥＦの電流が流れるから、△Ｖは
２ｘｌＲＥＦｘＲ５にほぼ等しい。

したがって、電流ＩＲＥＦと抵抗Ｒ５を適切に選択する
ことにより、静止電流１ｑを正確かつ反復できるように
してセットできる。

動作時には、トランジスタＱ４のベース電流が増加する
と、ＩＲＥＦより大きい電流がトランジスタＱ６に流入
する。トランジスタＱ７はＩＲＥＦの全てをとって飽和
し、トランジスタＱＤとＱ９を非導通状態にする。その
間に、より多くの電流かトランジスタＱ１０６のベース
と電流ミラーＱ１０３　Ａ、　　Ｑｌ、０３　Ｂから取
出される。そうすると△Ｖが増加して、トランジスタＱ
１０６に流入する電流の割合を置くする。この電流は出
力端子１５へ流れる。

トランジスタＱ４のベース電流がＩＲＥＦから減少する
と、トランジスタＱＩ０６のベースからより小さい電流
が取出されてそれを非導通状態にする。そうするとより
少い電流が電流ミラートランジスタＱ１０３　Ａ、ＱＬ
Ｏ３Ｂ、Ｑ６．Ｑ７を流れる。

それにより、ダーリントン対トランジスタＱＤとＱ９を
駆動するために、電流源ＩＲＥＦがらより多くの電流を
利用できる。電流は出力端子１５がらトランジスタＱＤ
、Ｑ９のコレクタへ流れて、出力端子１５における電圧
を降下させる。

この新規な出力段６０９は０．９Ｖという低い電圧で正
しくバイアスできる。この点でトランジスタＱ１０６は
十分な電圧のスイング性能を有する。

改良した新規な出力段 ダーリントン対ＱＤとＱ９の電流利得は非常に商いから
、トランジスタＱ】０６のようにその電流利得を高くす
る必要はない。

ダーリントン対の負電圧限度を下げるために、第１図に
示す回路の改良（第１２図にも示されている）を出力段
６０９に付加した。第１２図に示すＩＲＥＦは、第１図
に示す電流源構成トランジスタＱＲ１０５の機能的な表
現である。Ｖｅｌａｌｌｌ１３はダイオード接続された
トランジスタＱＲ６，ＲＲ１２と、第１図の電流源構成
トランジスタＱ　Ｒ１０４の機能的な表現である。■６
は電流源構成トランジスタＱ　Ｒ１０Ｂの機能的な表現
である。

トランジスタＱＤの代りにトランジスタＱ１０４Ａ、　
ＱＬＯ４Ｂ、　Ｑ８．　ＱＩＱ５および抵抗Ｒ４が用い
られている。それらの部品はトランジスタＱＤの機能に
類似する機能を行う。トランジスタＱ８のベース電流が
増大すると、それに対応してそのトランジスタのコレク
タ電流とエミッタ電流が増加する。そのコレクタ電流は
電流ミラーによりトランジスタＱ１０４Ｂのコレクタ電
流として現わされる。その間に、トランジスタＱ８のエ
ミッタ電流の増大により抵抗Ｒ４の端子間電圧か高くな
る。

抵抗Ｒ４は電流制御電圧源として機能する。トランジス
タＱ１０５のＶＢＥのこの低下によりそのトランジスタ
は非導通状態にされる。トランジスタＱ１０４Ｂの増加
したコレクタ電流とトランジスタＱ１０５を流れる電流
の和がトランジスタＱ９に流入する。トランジスタＱＤ
と同様に、トランジスタＱ８のベース電流は増幅されて
からトランジスタＱ９のベースに加えられる。

それらの新らしい部品の利点は、トランジスタＱ９を飽
和状態にして、負の出力電圧限度をトランジスタＱ９の
飽和電圧ＶＣＥＳａｔまで下げることである。

トランジスタＱ４のベース電流が、電流１ｑを生ずる電
流から減少すると、トランジスタＱ６の電流はＩＲＥＦ
より大きい。そうすると、トランジスタＱ７が利用でき
る唯一の電流はＩＲＥＦであるから、トランジスタＱ７
は飽和する。

トランジスタＱ４のベース電流が増大すると、ダーリン
トン対すなわち改良したダーリントンのための十分な電
流を発生する前に、トランジスタＱ７はまず飽和状態を
脱しなければならない。更に、トランジスタＱ７が飽和
するとＥ点の電圧は＝　５６− 引下げられる。トランジスタＱ７が飽和状態を脱すると
、Ｅ点における゛漂遊容量を充電せねばならない。この
容量を充電する電流源はＩＲＥＦである。ＩＲＥＦは比
較的小さい。トランジスタＱ７を飽和状態から脱は出さ
せる過程は、出力端子１５においてダイナミック・クロ
スオーバひずみを生じさせることがある。

ダイナミック・クロスオーバひずみの可能性を小さくす
るために、トランジスタＱ７は、トランジスタＱ５と電
圧クランプＶｃｌａｍｐにより、ちょうど飽和状態にさ
れるレベルにクランプされる。

第１図から、Ｖｃｌａｍｐの電圧は、トランジスタＱＲ
６のＶＢＨに、基準抵抗ＲＲ１２の端子間電圧を加えた
ものにほぼ等しい。抵抗ＲＲＩ２の端子間電圧はトラン
ジスタＱＲ１０４からの電流と抵抗ＲＲ１２の抵抗値に
より決定される。

クランプの電圧はトランジスタＱ７のＶＣＨにトランジ
スタＱ５のＶＢＥを加えたものに等しいから、ｖｃ＋ａ
ｍｐの電圧はＶＢＨにトランジスタＱ７のＶＣＥＳａｔ
を加えたものにほぼ等しくセラトしなければならない。

トランジスタＱ５のＶＢＥは比較的低いから、そのトラ
ンジスタは無視てきるほどの電流を流す。

トランジスタＱ７はＩＲＥＦより大きい電流を流すから
、トランジスタＱ５は一層導通を開始する。そうすると
トランジスタＱ５のＶＢＥが高くなり、トランジスタＱ
７のＶＣＥが低くなる。そのためにトランジスタＱ７は
少し飽和して、それの電圧はＶＣＥＳａｔにクランプさ
れる。このようにして、トランジスタＱ７は強い飽和状
態に入ることを阻止される。

トランジスタＱ５のコレクタ電流はトランジスタＱ１０
６のベースから取出されて、トランジスタＱ１０６を駆
動するために利用できる電流を増加させる。したがって
、トランジスタＱ５は、トランジスタＱ１０６が駆動さ
れている時に、取出した電流を電流ミラーＱ６．Ｑ７へ
切換える電流スイッチとして機能する。

トランジスタＱ５は、トランジスタＱ　ＬＯＧのベース
から取出す電流をトランジスタＱ１．０３Ａに−５ｇ　
　− より効果的に置き換えるから、トランジスタＱ４により
供給されるほぼ全ての駆動電流を、トランジスタＱ５が
導通状態にある時に、トランジスタＱ１０６のベース電
流として利用できる。抵抗Ｒ５はトランジスタＱ１０３
ＡとＱ１０３　Ｂ、　したがってトランジスタＱ６とＱ
７における電流を制限する。

ショットキーダイオードＤＳＩは、トランジスタＱ８と
Ｑ９をターンオンさせるために必要なトランジスタＱ７
における電圧の上昇を低下させる。

トランジスタＱ７が飽和状態を脱してショットキーダイ
オードＤＳＩが導通状態になると、トランジスタＱ８の
ベース電圧はほぼＶ　ｃｅｓａｔプラスＶｄ５ｌとなる
。トランジスタＱ７のＶＣＥの比較的小さい上昇により
トランジスタＱ８はターンオンされる。そうすると出力
端子におけるダイナミッククロスオーバひずみが一層減
少する。

この新規な出力段６０５は０．８５Ｖという低い電圧で
正しくバイアスでき、しかも、そのバイアス電圧で大き
い振幅の出力電圧を発生できる。

【図面の簡単な説明】

第１図は本発明の増幅器の電気回路の回路図、第２図は
第１図に示されている増幅器の残りの素子の電気回路の
回路図、第３図は従来の入力段の回路図、第４図は第１
図に示されている増幅器の入力段の回路図、第５図は従
来の利得段の回路図、第６図は第１図に示されている利
得段の回路図、第７図は第５図と第６図に示されている
利得段の電流利得のグラフ、第８図は第５図と第６図に
示されている利得段の移相のグラフ、第９図は第１図と
第６図に示されている利得段の回路図および第１図に示
されている増幅器の出力段の機能的な表現、第１０図は
従来の出力段の回路図、第１１図は第１図に示されてい
る増幅器の出力段の別の実施例の回路図、第１２図は第
１図に示されている増幅器の出力段の回路図である。 １・・増幅器、６０１・・・入力段、６０５・・・出力
段、６０７・・・バイアス回路。

Claims (1)

1. 【特許請求の範囲】 １）２つの電圧信号入力端子、第１の電源レールおよび
   第２の電源レールを有する演算増幅器に使用する入力段
   において、 差動バッファ増幅器と、 この差動バッファ増幅器へ接続される相互コンダクタン
   ス部と を備え、該差動バッファ増幅器は、電圧信号入力の間の
   電圧差を表す差電圧信号を発生する手段を含み、該相互
   コンダクタンス部は、差電圧信号を入力段出力電流に変
   換する手段を含み、 それにより、電圧信号入力端子における同相電圧信号の
   範囲内で動作でき、該範囲は前記第２の電源レールにお
   ける、または該第２の電源レールをこえる同相電圧信号
   を含むことを特徴とする演算増幅器に使用する入力段。 ２）前記差動バッファ増幅器は、受動素子を介して前記
   第２の電源レールへ接続される差動的に接続される一対
   の入力トランジスタを備えたことを特徴とする請求項１
   記載の入力段。 ３）前記相互コンダクタンス部は、 駆動電流源および制御電圧信号を有する電圧制御電流利
   得素子 を備え、前記差電圧信号は制御電圧信号であり、それに
   より、入力段への入力信号を表す出力電流が前記利得素
   子から発生されることを特徴とする請求項２記載の入力
   段 ４）前記相互コンダクタンス部は、 差電圧信号へ直列接続されて、制御電圧信号である組合
   わされた電圧信号を発生する電圧源素子を備えたことを
   特徴とする請求項３記載の入力段。 ５）前記入力トランジスタは第１のＰＮＰトランジスタ
   および第２のＰＮＰトランジスタであり、前記受動素子
   は一対の抵抗であり、第１のトランジスタのエミッタお
   よび第２のトランジスタのエミッタは相互に接続され、
   第１のトランジスタのコレクタは抵抗の一方へ接続され
   、第２のトランジスタのコレクタは抵抗の他方へ接続さ
   れ、差電圧信号が第１のトランジスタのコレクタと第２
   のトランジスタのコレクタの間に現われることを特徴と
   する請求項４記載の入力段 ６）前記電圧源はダイオード接続された第１のＰＮＰト
   ランジスタであり、前記電圧制御電流利得素子は第２の
   ＰＮＰトランジスタであり、ダイオード接続された該第
   １のＰＮＰトランジスタの端子は駆動電流源と該第２の
   トランジスタのベースへ接続され、差電圧信号が該第２
   のＰＮＰトランジスタのエミッタとダイオード接続され
   た該第１のＰＮＰトランジスタの他の端子へ接続され、
   入力段の出力電流は該第２のトランジスタのコレクタに
   現われることを特徴とする請求項５記載の入力段。 ７）段入力端子および段出力端子と、 第１の電流利得素子と、 電圧制御される第２の電流利得素子と、 電流制御される第１の電圧源および電流制御される第２
   の電圧源と、 積分コンデンサと、 を備え、段入力端子は第１の電流利得素子と、積分コン
   デンサの端子と、第１の電圧源の入力端子とに接続され
   、 積分コンデンサの別の端子は第２の電圧源の入力端子へ
   接続され、 第２の電流利得素子への入力端子は第１の電流利得素子
   の出力端子へ接続され、 第１の電圧源の出力端子と第２の電圧源の出力端子は負
   電源レールへ接続され、 第２の電流利得素子の第１の電圧制御入力端子と第２の
   電圧制御入力端子は第１の電源と第２の電源の各別の電
   圧出力端子へ接続され、 第２の電流利得素子の出力端子が段出力端子へ接続され
   、 それにより、段入力端子における入力電流信号がコンデ
   ンサにより積分され積分された電流は入力電流信号から
   除去されて、修正された入力電流信号を発生し、修正さ
   れた電流信号は第１の電流利得素子と第２の電流利得素
   子により増幅されて段出力端子に出力電流を発生し、第
   ２の電流利得素子の利得は２つの電圧源の間の差電圧に
   より制御され、第１の電圧源は修正された電流信号より
   制御され、第２の電圧源は積分された電流により制御さ
   れることを特徴とする第１の電源レールと第２の電源レ
   ールを有する演算増幅器に使用する利得段。 ８）第１の電流利得素子と電流制御される第２の電圧源
   は共に第１のＮＰＮトランジスタであり、第２の電流利
   得素子は第２のＮＰＮトランジスタであり、 第２の電圧源は抵抗であり、 段入力端子は第１のトランジスタのベースへ接続され、
   積分コンデンサの別の他方の端子は抵抗の第１の端子へ
   接続され、第２のトランジスタのベースは第１のトラン
   ジスタのコレクタへ接続され、第１のトランジスタのエ
   ミッタと抵抗の他方の端子は負電源レールへ接続され、
   第２のトランジスタのエミッタは抵抗の第１の端子へ接
   続され、第２のトランジスタのコレクタは段出力端子へ
   接続されることを特徴とする請求項７記載の入力段。 ９）段出力端子へ接続される増幅器入力端子と増幅器出
   力端子を有する出力増幅器と、増幅器出力端子と第２の
   電流利得素子の第２の電圧制御入力端子の間に接続され
   る帰還抵抗手段とを更に備え、それにより第２の利得素
   子への入力抵抗値が高くされることを特徴とする請求項
   ７記載の入力段。 １０）第１の電源レールと第２の電源レールを有する演
   算増幅器に使用する出力段において、この出力段は、段
   入力端子および段出力端子と、電流駆動増幅器と、第１
   の電源レールへ接続される第１の電流ミラーおよび第２
   の電源レールへ接続される第２の電流ミラーと、基準電
   流源と、第１および第２のエミッタ接地出力トランジス
   タとを備え、それらの出力トランジスタは電源レールの
   間に接続されるとともに、段出力端子へ接続され、駆動
   増幅器は電流を第１の電流ミラーと出力トランジスタの
   一方へ供給し、第１の電流ミラーは第２の電流ミラーへ
   電流を供給し、第２の電流ミラーと電流源は電流を他の
   出力トランジスタへ供給し、出力トランジスタは段出力
   端子へ電流を供給し、それにより、段入力端子における
   交番する信号の１つの交番部分が出力トランジスタの１
   つを駆動し、他の交番部分が第１の電流ミラーを、した
   がって第２の電流ミラーを駆動し、他の出力トランジス
   タを駆動するために第２の電流ミラー中の電流は基準電
   流源の電流と比較されることを特徴とする第１の電源レ
   ールと第２の電源レールを有する演算増幅器に使用する
   出力段。 １１）第１の電流ミラーと第１の電源レールの間に抵抗
   を備え、第１の電源レールへ接続されている出力トラン
   ジスタの実効面積比は高くされることを特徴とする請求
   項１０記載の出力段。 １２）トランジスタの出力トランジスタの実効面積比は
   Ｎ倍だけ高くされ、 第１の電源レールへ接続されている出力トランジスタの
   実効面積比は高くされることを特徴とする請求項１１記
   載の出力段。 １３）出力トランジスタは第１および第２のダーリント
   ン接続されたトランジスタであることを特徴とする請求
   項１０記載の出力段。 １４）第１のダーリントン接続されたトランジスタは、
   トランジスタ入力端子およびトランジスタ出力端子と、 第１の電源レールへ接続される電流ミラーと、電圧制御
   される第２の電流利得素子と、 電流制御される電圧源と、 トランジスタの入力端子は電流利得素子の入力端子へ接
   続され、 電流利得素子は電流ミラーの入力端子へ接続され、 電流ミラーの出力端子はトランジスタの出力端子と第２
   の電流利得素子の出力端子へ接続され、電圧源の出力端
   子は第２の電源レールへ接続され、電圧源の別の出力端
   子は第２の電流利得素子の電圧制御入力端子へ接続され
   、 電圧源の電流制御入力端子は第１の利得素子の別の出力
   端子へ接続され、第２の利得素子の別の電圧制御入力端
   子はトランジスタ出力端子へ接続され、そのトランジス
   タ出力端子はダーリントン接続されたトランジスタの第
   ２のトランジスタへ接続され、 それにより、交番する信号の１つの交番部分は電流利得
   素子により増幅され、増幅された信号は電流ミラーによ
   りミラーされ、かつ増幅された信号は電圧源の電圧を低
   下させ、第２の利得素子中の電流は増加され、ミラー中
   の電流と第２の利得素子中の電流は比較されて、第２の
   トランジスタへ供給されることを特徴とする請求項１３
   記載の出力段。 １５）第１の電流利得素子はＮＰＮトランジスタであり
   、トランジスタ入力端子はＮＰＮトランジスタのベース
   へ接続され、 電流ミラーは第１および第２のＰＮＰトランジスタであ
   り、第１のＰＮＰトランジスタのコレクタはＮＰＮトラ
   ンジスタのコレクタへ接続され、第２の電流利得素子は
   第３のＰＮＰトランジスタであり、この第３のＰＮＰト
   ランジスタのエミッタは第２のＰＮＰトランジスタのコ
   レクタへ接続され、第３のＰＮＰトランジスタのコレク
   タは第２の電源レールへ接続され、 電圧源素子は抵抗であり、この抵抗の一方の端子は第２
   の電源レールへ接続され、その抵抗の他方の端子はＮＰ
   Ｎトランジスタのエミッタへ接続されることを特徴とす
   る請求項１４記載の出力段。 １６）第２の電流ミラーと第２の出力トランジスタの間
   におよび第２の電流ミラーと基準電流源の間に電圧レベ
   ルショットキーダイオードを更に備え、入力信号の他の
   交番部分の早期に出力トランジスタは導通を開始するこ
   とを特徴とする請求項１０記載の出力段。 １７）第２の電流ミラーが第２のトランジスタへ接続さ
   れている点において第２の電流ミラーの電圧をクランプ
   する電圧クランプを更に備え、それにより、入力信号が
   第１の出力トランジスタを駆動している時に電流ミラー
   は強い飽和状態にさせられないことを特徴とする請求項
   １０記載の出力段。 １８）第２の電流ミラーが第２のトランジスタへ接続さ
   れている点と電圧クランプの間に接続されている分圧器
   および電流スイッチと、第１の出力トランジスタの駆動
   部分へ接続されている電流源とを更に備え、電流スイッ
   チは電流を第１の出力トランジスタの駆動部分と第２の
   電流ミラーの間で切換え、その第２の電流ミラーは第２
   のトランジスタへ接続され、分圧器は電圧クランプの電
   圧を分圧器と第２の電流ミラーの間に分割し、それによ
   り、駆動電流が第１の出力トランジスタまで増加させら
   れ、入力信号が第１の出力トランジスタを駆動する時に
   電流が第２の電流ミラーまで増加させられて、第２の電
   流ミラーが強い飽和状態にされないようにすることを助
   けることを特徴とする請求項１７記載の出力段。 １９）電圧クランプは、 直列接続された電流源とダイオード手段および抵抗、 を更に備え、その抵抗は第２の電源レールも接続され、 分圧器と電流スイッチおよび電圧クランプの間の接続は
   ダイオード手段と電流源の間に設けられることを特徴と
   する請求項１８記載の出力段。 ２０）分圧器と電流スイッチはＮＰＮトランジスタであ
   り、そのＮＰＮトランジスタのベースは電圧クランプへ
   の接続を行い、コレクタは第１の出力トランジスタのベ
   ースに接続され、エミッタは第２の電流ミラーへ接続さ
   れることを特徴とする請求項１９記載の出力段。 ２１）２つの電圧信号入力端子および出力端子と、正お
   よび負の電源レールと、 電圧信号入力の間の電圧差を表す差電圧信号を発生する
   手段を含む差動バッファ増幅器と、差電圧信号を入力段
   出力電流へ変換する手段を含み、前記差動バッファ増幅
   器へ接続される相互コンダクタンス部とを含む入力段と
   、 利得段入力端子と、利得段出力端子と、第１の電流利得
   素子と、電圧制御される第２の電流利得素子と、電流制
   御される第１の電圧源と、電流制御される第２の電圧源
   と、積分コンデンサとを含む利得段と、 出力段入力端子と、出力段出力端子と、第１の電流ミラ
   ーと出力トランジスタの一方とに電流を供給する電流駆
   動増幅器と、第１の電源レールへ接続される第１の電流
   ミラーと、第２の電源レールへ接続され、前記第１の電
   流ミラーから電流を供給され、他の出力トランジスタへ
   電流を供給する第２の電流ミラーと、第１の電源レール
   と第２の電源レールの間に接続されるとともに段出力端
   子へ接続され、電流を出力段出力端子へ供給する第１の
   エミッタ接地出力トランジスタと、第１の電源レールと
   第２の電源レールの間に接続されるとともに段出力端子
   へ接続される第２のエミッタ接地出力トランジスタとを
   含む出力段と、 帰還抵抗と、 を備え、前記利得段入力端子は第１の電流利得素子と積
   分コンデンサの端子および第１の電圧源の入力端子へ接
   続され、積分コンデンサの別の端子は第２の電圧源の入
   力端子へ接続され、第２の電流利得素子への入力端子が
   第１の電流利得素子の出力端子へ接続され、第１の電圧
   源の出力端子と第２の電圧源の出力端子は第２の電源レ
   ールへ接続され、第２の電流利得素子の第１の電圧制御
   入力端子の第２の電圧制御入力端子は第１および第２の
   電圧源の各別の電圧出力端子へおのおの接続され、第２
   の利得素子の出力端子は利得段出力端子へ接続され、 前記電流源は電流を他の出力トランジスタへ供給し、 入力段の出力端子は利得段入力端子へ接続され、利得段
   出力端子は出力段入力端子へ接続され、出力段出力端子
   は出力端子へ接続され、 帰還抵抗は利得段の第２の電圧源の他の出力端子へ接続
   され、 それにより、入力段は電圧信号入力端子における同相電
   圧信号のある範囲内で動作でき、 その範囲は第２の電源レールにおける、または第２の電
   源レールをこえる同相電圧信号を含み、それにより、利
   得段入力端子における入力段出力端子からの入力電流信
   号はコンデンサにより積分され、積分された電流は入力
   電流信号から除去されて修正された入力電流信号を発生
   し、修正された電流信号は第１の利得素子および第２の
   利得素子により増幅されて利得段出力端子に出力電流を
   発生し、第２の素子の利得は２つの電圧源の間の差電圧
   により制御され、第１の電圧源は修正された電流信号に
   より制御され、第２の電圧源は積分された電流により制
   御され、 それにより、利得段出力端子からの出力段入力端子にお
   ける交番する信号の一方の交番部分が出力トランジスタ
   の１つを駆動し、他方の交番部分が第１の電流ミラーを
   、したがって第２の電流ミラーを駆動し、他の入力トラ
   ンジスタを駆動するために第２の電流ミラー中の電流が
   基準電流源と比較され、 それにより、利得段の第２の電流利得素子の利得が帰還
   抵抗の端子間電圧により低くされることを特徴とする演
   算増幅器。