JPS5810896B2 - 回線インタ−フエイス自己診断回路方式 - Google Patents

回線インタ−フエイス自己診断回路方式

Info

Publication number
JPS5810896B2
JPS5810896B2 JP54171723A JP17172379A JPS5810896B2 JP S5810896 B2 JPS5810896 B2 JP S5810896B2 JP 54171723 A JP54171723 A JP 54171723A JP 17172379 A JP17172379 A JP 17172379A JP S5810896 B2 JPS5810896 B2 JP S5810896B2
Authority
JP
Japan
Prior art keywords
receiver
information
driver
circuit
line interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54171723A
Other languages
English (en)
Other versions
JPS5696554A (en
Inventor
伊藤寛治
井浦昭彦
関公雄
近藤賀洋
服部耕治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NTT Inc
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP54171723A priority Critical patent/JPS5810896B2/ja
Publication of JPS5696554A publication Critical patent/JPS5696554A/ja
Publication of JPS5810896B2 publication Critical patent/JPS5810896B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は回線インターフェイス自己診断回路方式に関し
、特に外部回路に影響を与えることなく自己診断可能な
、回線インターフェイス自己診断回路方式に関する。
データ処理システムにおいては、第1図に示す如く、中
央処理装置1にターミナル・コントロール装置2が接続
され、このターミナル・コントロール装置2にそれぞれ
の端末器のチャネル3,4゜5.6が接続されている。
そして各チャネル3゜4.5,6は互に直列接続されて
いる。
各チャネル3,4,5,6はデータを送受信するときに
上記ターミナル・コントロール装置とどのチャネルとの
間でデータの送受信を行なうかということを制御する送
受信権制御回路部と、データの送受信を行なうデータ転
送回路部とが設けられている。
従来このようなデータ処理システムを運転させるに際し
ては各部に一応の自己診断回路を設けておき、実際に動
作に入る前に簡単なチェックを行なっている。
そして上記各チャネルにおいても回線インターフェイス
を自己チェックしているが、従来の自己チェック方式で
は互に直列接続している前後の他のチャネルとの接続を
遮断した状態でチェックしなければならず、しかもデー
タ転送回路部と送受信権制御回路部における各ドライバ
やレシーバな除いた状態でチェックしていた。
そのため上記回線インターフェイスにおけるチェックは
後段に接続されたチャネルと上記ターミナル・コントロ
ール装置との接続を遮断した状態で行なうために後段の
各装置に対し非常に悪影響を及ぼすことになり、しかも
各ドライバやレシーバのチェックc省略したので不充分
なチェックしかできない等の問題が存在していた。
したがって本発明はこのような問題を改善した回線イン
ターフェイス自己診断回路方式を提供することを目的と
し、そのため本発明の回線インターフェイス自己診断回
路方式では、複数の端末装置が互いに直列接続され、少
なくとも2つの情報転送路により前位及び/又は後位の
装置との間で情報の受授を行なうデータ伝送システムに
おいて、前位及び後位の装置に対して、該情報転送路に
レシーバ及びドライバを有する第1、第2の情報通路と
、該第1、第2の情報通路をバイパスする第1、第2の
バイパス手段と、該第1、第2の情報通路のドライバの
出力端を相対応するレシーバの入力端に接続する接続回
路と、該第1又は第2の情報通路のレシーバ、ドライバ
間を開閉する開閉手段とを設け、自己診断時に、前記バ
イパス手段を閉成せしめ、且つ第1、第2の情報通路を
前記前位及び後位の装置から開放せしめると共に、前記
開閉手段により第1又は第2の情報通路のレシーバ、ド
ライバ間を開放した状態で、所定のパターンデータを第
1、第2の情報通路の各ドライバ及びレシーバを経由せ
しめ、開閉された情報通路のレシーバ出力により該各ド
ライバ及びレシーバを診断せしめたことを特徴とする。
以下本発明の一実施例を第2図及び第3図にもとづき説
明する。
第2図は本発明の一実施例回路構成図を示し、第3図は
その動作説明図である。
図中Iはデータ転送回路部、或は送受信権制御回路部、
■はループチェック機構、Iはレシーバ、8はドライバ
、9はドライバ、10はレシーバ、11はアンド回路、
12はオア回路、RA、乃至RA4は図示省略したチェ
ック用リレーにより制御される接点、ral乃至ra8
及びrbl乃至rb4は図示省略した回線バイパスリレ
ーにより制御される接点、13はレシーバ、14はドラ
イバ、15はレシーバ、16はドライバ、17及び18
はインバータ、Sl乃至S4はループ回路形成用接点で
ある。
データ転送回路部或は送受信権制御回路部Iは、レシー
バ7、ドライバ8,9、レシーバ10、接点ra1〜r
a3.rb1〜rb4により構成され、入出力端子A、
B、C,Dより外部回路、即ち他の前位、後位の端末装
置又はターミナルコントローラ等の制御装置に接続され
る。
いま、第2図における回線インターフェイスを動作させ
るために図示省略した電源を投入し、動作状態にする。
そしてチェック用リレーを動作させて、接点RAl乃至
接点RA4を閉成させレシーバ7−ドライバ8−レシー
バ10−ドライバ9−レシーバ7のループ回路を閉成さ
せる。
1そしてオア回路12の端子Yに自己診断用信号として
例えば論理「0」を印加するので、該論理「0」はドラ
イバ9に伝達させる。
このときアンド回路110制御素子2にはループチェッ
ク制御信号として論理「0」を印加して、該アンド回路
11を非導通状態に保持する。
上記ドライバ9に伝達された論理「0」がどのようにし
て自己診断用チェック信号として作用するかということ
を第3図について説明する。
第3図は回線インターフェイスの各部分の論理を説明す
るものであり、第2図のレシーバ7は第3図の13に、
ドライバ8は14に、レシーバ10は15に、ドライバ
9は16にそれぞれ相当し、第2図のリレー接点RA1
乃至RA4は第3図の接点S1乃至S4に相当する。
そして第3図においてこれら各接点S1乃至S4は閉成
状態にあるものとし、第2図におけるオア回路12及び
アンド回路11は省略されているものとする。
いま第3図においてドライバ160入力側より入力信号
R8Oとして論理「0」が印加されたも1のとする。
これによりドライバ16の出力側では、端子1SC1に
「−」電圧が発生し、端子1SC2に「+」電圧が発生
する。
そして接点S1.S2が閉成しているので、レシーバ1
30入力側では、端子1RC1に「−」電圧が伝達され
、端子1RC2に「+」電圧が伝達される。
この結果レシーバ13より論理「0」が出力されインバ
ータ17の出力側には出力信号※C8iとして論理「1
」が出力される。
かくしてインバータ18の出力信号C8Oは論理「0」
となり、ドライバ14の出力側では、端子08C1に「
−」電圧が発生し、端子08C2に「+」電圧が発生す
る。
そして接点S3.S4が閉成しているので、レシーバ1
5の入力側では、端子0RC1に「−」電圧が伝達され
、端子0RC2に「+」電圧が伝達される。
これによりレシーバ15は論理「0」を出力することに
なる。
即ち上記の如きループ回路を構成する各部に異常がなげ
れば、ドライバ16に印加した信号R8Oとレシーバ1
5から得られる信号R8iとは同一のものが得られるこ
とになる。
したがって、第2図において、上記したループ回路に異
常がなければオア回路12の端子Yに印加した信号とレ
シーバ10から得られる信号とは同一である。
そして上記の如くアンド回路110制御端子Zには論理
「0」が印加され該アンド回路11は非導通状態になっ
ているので、端子Xより上記レシーバ10の出力信号を
取出し、これを上記端子Yに印加した信号と比較するこ
とにより上記ループ回路の状態を判断することができる
。
したがって上記比較の結果同一でなければ上記ループ回
路を構成しているどこかの部分に異常が発生しているの
で調査することになる。
そして上記比較の結果同一ならば異常は存在しないので
、チェック用リレーにより閉成されていた接点RAl乃
至RA4を開放状態にする。
それから回路バイパスリレーを制御して、接点ral乃
至ra8を閉成し、接点rbl乃至rb4を開放すれば
、入出力端子部AとC及びBとDはそれぞれ導通状態に
なる。
勿論このときアンド回路の制御端子2には論理「1」が
印加されているので。
該アンド回路11は導通状態になっている。
かくして回線インターフェイスとして正しく動作させる
ことができる。
なお上記説明から明らかな如く、第2図点線で示したル
ープ・チェック機構■を動作させて、回線インターフェ
イスを構成している各部の機能、即ち各レシーバ、ドラ
イバをも含めた各部の機能を診断しているときに、バイ
パス・リレーにより第2図に示す状態に、接点ral乃
至ra8を開放し、接点rbl乃至rb4を閉成してい
る。
したがって上記ループ回路は入出力端子A、C及びB。
Dから開放された状態にあり、しかも入出力端子AC間
及びBD間はいずれも閉成された状態にある。
それ故、上記ループ回路の診断中でも入出力端子AC間
及びBD間は接続されているので、その前後に接続され
た他の装置に何等影響を与えることはない。
しかも上記ループ回路の診断は他の装置と切離された状
態で行なわれるのでこれまた他に何等の悪影響を与える
ことなく行なうことができる。
以上説明した如く、本発明によれば、回線インターフェ
イスの自己診断をそのドライバやレシーバをも含めた全
体を対象にして行なうことが可能になるので、自己診断
結果が非常に正確なものとなる。
したがって、第1図に示す如く、ターミナル・コントロ
ール装置2に対して多くのチャネル3乃至6が直列接続
されるような場合に、上記チャネルのうちの1台の回線
インターフェイスに事故が生ずるとき、全チャネルが使
用できなくなるため、回線インターフェイスを厳重に診
断する必要があったのが、これにより有効に達成するこ
とができる。
しかも他のチャネルに何等悪影響を与えることなく自己
診断を行なうことができるので、異常を検出した場合、
そのチャネルのみを簡単に診断することができるので、
データ処理装置として非常に効率のよい装置を得ること
ができる。
なお上記説明では各接点はリレー等により制御される機
械的なものとして説明したが、勿論半導体素子を使用と
ても、他の手段によっても構成できる。
【図面の簡単な説明】
第1図はデータ処理システムの概略説明図、第2図は本
発明の一実施例回路構成図、第3図はその動作説明図で
ある。 図中、■はデータ転送回路部或は送受信権制御回路部、
■はループチェック機構、1は中央処理装置、2はター
ミナル・コントロール装置、3乃至6はチャネル、γは
レシーバ、8,9はド宴バ、10はレシーバ、11はア
ンド回路、12はオア回路、13はレシーバ、14はド
ライバ、15はレシーバ、16はドライバ、17.18
はインバータ、RAl乃至RA,は図示省略したチェッ
ク用リレーにより制御される接点、ral乃至ra8及
びrbl乃至rb4は図示省略した回線バイパスリレー
により制御される接点、Sl乃至S4はループ回路形成
用接点をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の端末装置が互いに直列接続され、少なくとも
    2つの情報転送路により前位及び/又は後位の装置との
    間で情報の受授を行なうデータ伝送システムにおいて、
    前位及び後位の装置に対して、該情報転送路にレシーバ
    及びドライバーを有する第1、第2の情報通路と、該第
    1、第2の情報通路をバイパスする第1、第2のバイパ
    ス手段と、該第1、第2の情報通路のドライバの出力端
    を相対応するレシーバの入力端に接続する接続回路と、
    該第1又は第2の情報通路のレシーバ、ドライバ間を開
    閉する開閉手段とを設け、自己診断時に、前記バイパス
    手段を閉成せしめ、且つ第1、第2の情報通路を前記前
    位及び後位の装置から開放せしめると共に、前記開閉手
    段により第1又は第2の情報通路のレシーバ、ドライバ
    間を開放した状態で、所定のパターンデータを第1、第
    2の情報通路の各ドライバ及びレシーバを経由せしめ、
    開閉された情報通路のレシーバ出力により該各ドライバ
    及びレシーバを診断せしめたことを特徴とする回線イン
    ターフェイス自己診断回路方式。
JP54171723A 1979-12-29 1979-12-29 回線インタ−フエイス自己診断回路方式 Expired JPS5810896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54171723A JPS5810896B2 (ja) 1979-12-29 1979-12-29 回線インタ−フエイス自己診断回路方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54171723A JPS5810896B2 (ja) 1979-12-29 1979-12-29 回線インタ−フエイス自己診断回路方式

Publications (2)

Publication Number Publication Date
JPS5696554A JPS5696554A (en) 1981-08-04
JPS5810896B2 true JPS5810896B2 (ja) 1983-02-28

Family

ID=15928467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54171723A Expired JPS5810896B2 (ja) 1979-12-29 1979-12-29 回線インタ−フエイス自己診断回路方式

Country Status (1)

Country Link
JP (1) JPS5810896B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5930594A (ja) * 1982-08-13 1984-02-18 ヤマハ株式会社 電子楽器

Also Published As

Publication number Publication date
JPS5696554A (en) 1981-08-04

Similar Documents

Publication Publication Date Title
US4500951A (en) Plant control system
US3953717A (en) Test and diagnosis device
CN114439345A (zh) 一种基于安全计算机的站台门控制装置及系统
US8259595B2 (en) Method and system for diagnosing external signal input/output units
JPH01140361A (ja) チャネル診断機能付データ処理システム
JP3647670B2 (ja) ループ型伝送装置
JPS63231656A (ja) 共通バスシステム
JP3437610B2 (ja) 遠隔機器制御方式
JP2970164B2 (ja) 切替回路
JPH09325811A (ja) 2重化冗長システムおよび診断方法
JPS5833330A (ja) ケ−ブル伝送路のチエツク方式
JPH0191547A (ja) 共通バスシステム
SU474770A1 (ru) Устройство дл автоматического контрол правильности монтажа и сопротивлени изол ции жгутов
JPH0385048A (ja) 電子交換機における接続状態診断装置
JPH02305037A (ja) データ伝送システムの異常検出方式
HU189446B (en) Programmable diagnostical circuit arrangement for digital systems
JP2002305525A (ja) 通信診断装置
JPS61147345A (ja) 診断アダプタ
JPS6384229A (ja) 集線装置障害支線探索方式
JPS6027054B2 (ja) 入出力制御方式
JPS63142741A (ja) 二重制御システム
JPH05219148A (ja) データ伝送路診断装置
JPS58103250A (ja) デ−タ通信制御装置
JPH0221756A (ja) 障害自動回復方式
JPS62214446A (ja) インタフエ−ス診断装置