JPS58109367U - ディジタル通信系の通信方式の変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図と第３図は本考案の適用される装置の２つの実施
例のブロックダイヤフラムを示し、第２図は本考案の適
用される１、５Ｍ　　ＰＣＭ方式及び　、２Ｍ　ＰＣＭ
方式のアロケーションを示す。゛符号の説明、１・・・
・・・信号入力端子、２・・・・・・受信器、３・・・
・・・クロック抽出回路、４・・・・・・一時記憶回　
　−路、５・・・・・・分周回路、６．６−ａ・・・・
・・電圧制御発振器、７・・・・・・分周回路、８・・
・・・・位相比較回路、９・・・・・・アドレス発生回
路、１０・・・・・・送信器、１１・・・・・・信号出
力端子、１２・・・・・・逓倍回路。

Claims (1)

1. 【実用新案登録請求の範囲】 第１の周波数をクロック周波数とする第１の時分割多重
   化信号を、該第１の時分割多重化信号とフレーム繰返し
   周波数が同一でフレーム構成を異にしかつ前記第１の周
   波数と整数倍関係にない第２の周波数をクロック周波数
   とする第２の時分割多重化信号へ変換するごとき通信方
   式の変換装置において、 前記第１の時分割多重化信号から前記第１の周波数を抽
   出するためのクロック抽出回路と、該クロック抽出回路
   の出力信号により前記第１の時分割多重化信号の少なく
   とも１フレ一ム分の情報を逐次記憶するための一時記憶
   回路と、前記クロック抽出回路の出力信号を前記フレー
   ム繰返し周波数に分周する分周器と、前記第２の周波数
   を作成するための発振周波数を制御可能な制御発振器と
   、該制御発振器の出力信号から直接にまたは分周して得
   られる前記フレーム繰返し周波数に等しい信号と前記分
   周器の出力信号とを位相比較し両者が同相になるように
   前記制御発振器を制御する位相比較回路と、前記一時記
   憶回路に記憶されているフレーム情報が前記第２の時分
   割多重化信号のフレーム構成に応じた順序で逐次読み出
   されるごと　□くに該フレーム情報のアドレスを前記制
   御発振器の出力信号から直接または逓倍して得られる前
   記第２の周波数により前記一時記憶回路に対して出力す
   るアドレス発生回路とで構成したことを特徴とするディ
   ジタル通信系の通信方式の変換装置。