JPS58109944A - 不一致検出回路の故障検知方法 - Google Patents
不一致検出回路の故障検知方法Info
- Publication number
- JPS58109944A JPS58109944A JP56208290A JP20829081A JPS58109944A JP S58109944 A JPS58109944 A JP S58109944A JP 56208290 A JP56208290 A JP 56208290A JP 20829081 A JP20829081 A JP 20829081A JP S58109944 A JPS58109944 A JP S58109944A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- detection circuit
- circuit
- dissidence
- uad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数のプロセッサによル構成された多重系デ
ータ処理システムにおける不一致検出回路の故−有無を
検知する方法に関するものである。
ータ処理システムにおける不一致検出回路の故−有無を
検知する方法に関するものである。
近来、マイクロプロセッサ等のプロセッサを用いたデー
タ処理システムが各方面において質用されクーあるが、
特にデータ処理の高信頼性を要求する場合には、複数の
プロセッサを設けたうえ、これらに同一のデータ処理を
並行して行なわせ、処理結果の一致を前提として稼働さ
せる屯のとなってｓｐ Ｄ ｓ万一、いずれかのプａ−
にツサによるデータ処理Ｋｍりを生じたときＫｔｉ、不
一致検出回路によりデータ処理結果相互間の不一致を検
出し、警報の送出、または、データ処理の反復を行なわ
せるものとなっている。
タ処理システムが各方面において質用されクーあるが、
特にデータ処理の高信頼性を要求する場合には、複数の
プロセッサを設けたうえ、これらに同一のデータ処理を
並行して行なわせ、処理結果の一致を前提として稼働さ
せる屯のとなってｓｐ Ｄ ｓ万一、いずれかのプａ−
にツサによるデータ処理Ｋｍりを生じたときＫｔｉ、不
一致検出回路によりデータ処理結果相互間の不一致を検
出し、警報の送出、または、データ処理の反復を行なわ
せるものとなっている。
しかし、不一致検出回路は、常時検出々力を生ぜず、各
プ胃セツナのデータ処理動作に不一致を生じたとＩＩＫ
のみ、検出々力を生ずるものであるため、若し、不一致
検出回路に故障を生じていてもこれＯ検知を行なう仁と
ができず、折角置数Ｏプロセツ？−によシ多重系のデー
タ処理システムを構成しても全体としての信頼性が低下
する欠点を生じていた。
プ胃セツナのデータ処理動作に不一致を生じたとＩＩＫ
のみ、検出々力を生ずるものであるため、若し、不一致
検出回路に故障を生じていてもこれＯ検知を行なう仁と
ができず、折角置数Ｏプロセツ？−によシ多重系のデー
タ処理システムを構成しても全体としての信頼性が低下
する欠点を生じていた。
本発明は、従来のか＼る欠点を根本的に解決する目的を
有し、不一致検出回路を有する多重系データ処理システ
ムにおいて、定期的に各プロ七ツサへ互ＫＪ！なるデー
タ処理動作を強制的に行なわせ、このときに不一致検出
回路から生ずる検出々力をチェックすることにより、不
一致検出回路の故障有無を検知するものとした極めて効
果的な、不一致検出回路の故障検知方法を提供するもの
である。
有し、不一致検出回路を有する多重系データ処理システ
ムにおいて、定期的に各プロ七ツサへ互ＫＪ！なるデー
タ処理動作を強制的に行なわせ、このときに不一致検出
回路から生ずる検出々力をチェックすることにより、不
一致検出回路の故障有無を検知するものとした極めて効
果的な、不一致検出回路の故障検知方法を提供するもの
である。
以下、実施例を示す図によって本発明の詳細をトーする
。
。
詑１図は、２台のプロセッサＯＦυ１、ＯＰＵ＠により
構成した二重系データ処理システムのプレツク図であり
、各プロセッサＯＰ （２１ｓ ＯＰ Ｕｊは、同期制
御部８０！からの同期パルスに基づき、亙に同期して動
作を行なってお）、母＄！！ＩＵＩＩ、ＢＵＩＩ、を介
して与えられる同一のデータに応じ、同一のブール処理
を並行して同時に行なったうえ、母線Ｂ Ｕ Ｂ ｔ
＋ Ｂ ［７８ｍ へデータ処理結果を送出するもの
となっているが、各部１１１１ｕｓ１．Ｂｕｓ、のデー
タを常時監視する不一致検出回路ＵムＤが設けてあυ、
これｋよって、各プロセッサＯＰυ１．ＯＰＵ、のデー
タ処理動作に不一致の生じたことを検出するものとなっ
ている。
構成した二重系データ処理システムのプレツク図であり
、各プロセッサＯＰ （２１ｓ ＯＰ Ｕｊは、同期制
御部８０！からの同期パルスに基づき、亙に同期して動
作を行なってお）、母＄！！ＩＵＩＩ、ＢＵＩＩ、を介
して与えられる同一のデータに応じ、同一のブール処理
を並行して同時に行なったうえ、母線Ｂ Ｕ Ｂ ｔ
＋ Ｂ ［７８ｍ へデータ処理結果を送出するもの
となっているが、各部１１１１ｕｓ１．Ｂｕｓ、のデー
タを常時監視する不一致検出回路ＵムＤが設けてあυ、
これｋよって、各プロセッサＯＰυ１．ＯＰＵ、のデー
タ処理動作に不一致の生じたことを検出するものとなっ
ている。
オた、不一致検＃３回路ＵムＤ の検出々力は、入力回
路１０１．ＩＯ，を介し、各部４１１１ Ｕ ｓｈＢ
［Ｊ ８ ＠ ヘ各個に与えられておシ、不一致検出回
路ＤＡＤの検出々力をプロセッサＯＰＵ、、ＯＰＵ、が
自からチェックできるものとなっている。
路１０１．ＩＯ，を介し、各部４１１１ Ｕ ｓｈＢ
［Ｊ ８ ＠ ヘ各個に与えられておシ、不一致検出回
路ＤＡＤの検出々力をプロセッサＯＰＵ、、ＯＰＵ、が
自からチェックできるものとなっている。
第２図は、プロセッサ０１’Ｊ 、０Ｐ０９の動作状況
を示すタイ電ンダチャートであシ、−間ＴＩにおいては
、同一のデーＩＭｌｌＤＰｔを各グロセツｔＯＰυ１．
ＯＰＵ、が同時にかり平行して行ない、ヒれＯ終了Ｗｋ
Ｋ期間？、に訃いては、各プロ竜ツデＣデＵｌ ｅσＰ
Ｕ、が不一致検出回路ＤＡＤＯ検出々カテエツク０１を
行なったうえ、これに続く期間−においては、互ＫＪ！
なるデータ処理ＯＤ亀、ＯＤｂを行なってから、期間！
番において再度の検出々カチェックＯｓを行なう４のと
なってお勤、これらＯ終了後におけゐ期間Ｔ、ｔｃおい
ては、一般の同一なデータ処理ｏｐ＠を行ない、これら
の動作を宏期的に反復するものとなっている。
を示すタイ電ンダチャートであシ、−間ＴＩにおいては
、同一のデーＩＭｌｌＤＰｔを各グロセツｔＯＰυ１．
ＯＰＵ、が同時にかり平行して行ない、ヒれＯ終了Ｗｋ
Ｋ期間？、に訃いては、各プロ竜ツデＣデＵｌ ｅσＰ
Ｕ、が不一致検出回路ＤＡＤＯ検出々カテエツク０１を
行なったうえ、これに続く期間−においては、互ＫＪ！
なるデータ処理ＯＤ亀、ＯＤｂを行なってから、期間！
番において再度の検出々カチェックＯｓを行なう４のと
なってお勤、これらＯ終了後におけゐ期間Ｔ、ｔｃおい
ては、一般の同一なデータ処理ｏｐ＠を行ない、これら
の動作を宏期的に反復するものとなっている。
このため、最初のチェック０１による結果が検出身方Ｏ
消賊状態であれば、一応各部の動作ＫＡ常なしと判断さ
れると共に、＃！２回のチェック０３では、必ず検出々
力が発生するものとなり、これによって不、−歇検出回
路ＤＡＤが正常であることの判断が行なわれ、最初のチ
ェックＯＩにおいて検出々力が生じ、會九は、第２回の
チェック０１において検出々力が生じなけれに、各部の
動作異常、または、不−歇検出回路ＵムＤの故障発生と
判断される。
消賊状態であれば、一応各部の動作ＫＡ常なしと判断さ
れると共に、＃！２回のチェック０３では、必ず検出々
力が発生するものとなり、これによって不、−歇検出回
路ＤＡＤが正常であることの判断が行なわれ、最初のチ
ェックＯＩにおいて検出々力が生じ、會九は、第２回の
チェック０１において検出々力が生じなけれに、各部の
動作異常、または、不−歇検出回路ＵムＤの故障発生と
判断される。
＃！３図は、プロセツｔＯＰＵ１．ＯＰＵ、０動作状況
を示すフローチャートであシ、一般のデータ処理ＤＰＩ
、Ｄｒ、等管行なってかも１不一致チエツクＩＶｃよ染
検出々カチェックＯ，を行ない、これの結果が１不一致
あ！ｌ’ＯＹ■８であれば異常あ勤と判断し、警報送出
ｔたは再データ＃！＆運等６％１４常処理′を行なうが
、１不−歌あシ？ｌのＮ０４れば、１チエツクデータ処
理＃によ〕異なるデータ処１１１０Ｄａ。
を示すフローチャートであシ、一般のデータ処理ＤＰＩ
、Ｄｒ、等管行なってかも１不一致チエツクＩＶｃよ染
検出々カチェックＯ，を行ない、これの結果が１不一致
あ！ｌ’ＯＹ■８であれば異常あ勤と判断し、警報送出
ｔたは再データ＃！＆運等６％１４常処理′を行なうが
、１不−歌あシ？ｌのＮ０４れば、１チエツクデータ処
理＃によ〕異なるデータ処１１１０Ｄａ。
ＯＤｂを行ない、仁れにりいで再び鷺不一致チェックｒ
により検出々カチェックＯ１を行なってから、これの結
果が１不一致あり？＃ＯＮｏであれば％異常処！へ移行
するのに対し、７！１１であれば不一致検出回路（ＦＡ
Ｄが正常と判断のうえ、再び鷺データ処理Ｉへ移行し、
これらを反復するものとなっている。
により検出々カチェックＯ１を行なってから、これの結
果が１不一致あり？＃ＯＮｏであれば％異常処！へ移行
するのに対し、７！１１であれば不一致検出回路（ＦＡ
Ｄが正常と判断のうえ、再び鷺データ処理Ｉへ移行し、
これらを反復するものとなっている。
したがって、プロ゛セッサ０ＰＵ１％０デＵＩＫ対する
プロダラム膜室を若干変更する０みＫより、不一致検出
回路υＡＤの故障が覆接的かつ確爽に検知されゐため、
システムとしてＯｆ＃頼性が大１ｌｌＫ向上する。
プロダラム膜室を若干変更する０みＫより、不一致検出
回路υＡＤの故障が覆接的かつ確爽に検知されゐため、
システムとしてＯｆ＃頼性が大１ｌｌＫ向上する。
た！シ、チェック０鳳は状況に応じて省略し、これと対
応する検出々力、を不一致検出回路ＯＡ詐から直接送出
すゐものとしてもよく、２台のプｗ−にツｔＯＰｏｌ、
Ｏ１’ｌ−によゐシステムのみならず、より多数ｏ″
ｊ口竜ツｔＫよるシステムへ適用しても同様である等、
種々の羨形が自在である。
応する検出々力、を不一致検出回路ＯＡ詐から直接送出
すゐものとしてもよく、２台のプｗ−にツｔＯＰｏｌ、
Ｏ１’ｌ−によゐシステムのみならず、より多数ｏ″
ｊ口竜ツｔＫよるシステムへ適用しても同様である等、
種々の羨形が自在である。
以上の説明によｐ明らかなとおり、多重系データ＃＆履
システムの不一致検出回路における故障の発生が確ｌＩ
！に検知され、直□ちに対策を構する仁とが自在となる
ため、システムとしての信頼性が大幅に向上し、高信頼
性の要求されるデータ処理システムにおいて顕著な効果
が得られる。
システムの不一致検出回路における故障の発生が確ｌＩ
！に検知され、直□ちに対策を構する仁とが自在となる
ため、システムとしての信頼性が大幅に向上し、高信頼
性の要求されるデータ処理システムにおいて顕著な効果
が得られる。
図は本発明の実施例を示し、第五図はシステム構成のブ
ロック図、＃、２図はプロセッサの動作状況を示すタイ
ミングチャート、第３図は同様のフローチャートで゛あ
る。 ｏｐす、、ＯＰＵ鵞・−・中プロセッサ、８０Ｔ−・・
・同期制御部、ＤＡＤ ・・・・不一致検出回路、ＩＯ
ｌ ％”ｌ ’ ” ”入力回路、ｓｏｂ、 ％ＢＵ８
． ＠ ＠・・母線。 製許出願人 株式会社 京三製作所 日本国有鉄道 代理人山川政樹（ほか１名） 第１図 第２図 −２２７−７ 第３図
ロック図、＃、２図はプロセッサの動作状況を示すタイ
ミングチャート、第３図は同様のフローチャートで゛あ
る。 ｏｐす、、ＯＰＵ鵞・−・中プロセッサ、８０Ｔ−・・
・同期制御部、ＤＡＤ ・・・・不一致検出回路、ＩＯ
ｌ ％”ｌ ’ ” ”入力回路、ｓｏｂ、 ％ＢＵ８
． ＠ ＠・・母線。 製許出願人 株式会社 京三製作所 日本国有鉄道 代理人山川政樹（ほか１名） 第１図 第２図 −２２７−７ 第３図
Claims (1)
- 互に同期して動作し同一のデータ処理を並行して行なう
複数のプロセッサと、骸各プロセッサのデータ処理動作
を監視し該データ処理動作の不一致を検出する不一致検
出回路とを有するデータ処理システムにおいて、定期的
に前記プ■セツナヘ互に異なるデータ処理動作を行なわ
せ、このときに前記不一致検出回路から生ずる不一致検
出々力をチェックし、前記不一致検出回路の故障有無を
検知することを特徴とした不−歇検出回絡め故障検知方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208290A JPS58109944A (ja) | 1981-12-23 | 1981-12-23 | 不一致検出回路の故障検知方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208290A JPS58109944A (ja) | 1981-12-23 | 1981-12-23 | 不一致検出回路の故障検知方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58109944A true JPS58109944A (ja) | 1983-06-30 |
Family
ID=16553798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208290A Pending JPS58109944A (ja) | 1981-12-23 | 1981-12-23 | 不一致検出回路の故障検知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58109944A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314033A (ja) * | 1989-06-12 | 1991-01-22 | Fujitsu Ltd | マイクロプロセッサ比較チェック機能の検査方式 |
| US5157780A (en) * | 1990-06-12 | 1992-10-20 | Advanced Micro Devices, Inc. | Master-slave checking system |
| JP2013106056A (ja) * | 2011-11-10 | 2013-05-30 | Hitachi Ltd | 自己診断機能付き装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4843240A (ja) * | 1971-10-04 | 1973-06-22 | ||
| JPS5072554A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS518842A (en) * | 1974-07-09 | 1976-01-24 | Hitachi Ltd | Ronrisochino shindanhoshiki |
| JPS5148241A (ja) * | 1974-10-23 | 1976-04-24 | Hitachi Ltd |
-
1981
- 1981-12-23 JP JP56208290A patent/JPS58109944A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4843240A (ja) * | 1971-10-04 | 1973-06-22 | ||
| JPS5072554A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS518842A (en) * | 1974-07-09 | 1976-01-24 | Hitachi Ltd | Ronrisochino shindanhoshiki |
| JPS5148241A (ja) * | 1974-10-23 | 1976-04-24 | Hitachi Ltd |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314033A (ja) * | 1989-06-12 | 1991-01-22 | Fujitsu Ltd | マイクロプロセッサ比較チェック機能の検査方式 |
| US5428768A (en) * | 1989-06-12 | 1995-06-27 | Fujitsu Limited | System for checking comparison check function of information processing apparatus |
| US5157780A (en) * | 1990-06-12 | 1992-10-20 | Advanced Micro Devices, Inc. | Master-slave checking system |
| JP2013106056A (ja) * | 2011-11-10 | 2013-05-30 | Hitachi Ltd | 自己診断機能付き装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201356B1 (en) | High level self-checking intelligent i/o controller | |
| CN113791937B (zh) | 一种数据同步冗余系统及其控制方法 | |
| CN116203888B (zh) | 一种基于fpga的双系冗余实时同步互补系统及方法 | |
| JPS63271540A (ja) | フエイルセイフ形コンピユ−タ装置 | |
| JPH0261755A (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JPS63163541A (ja) | エラー許容計算システム及び該計算システム内のエラーユニットを認識し、その箇所を検知し、エラーを除去する方法 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPS60214048A (ja) | 信号技術的に保証のあるデータ処理装置 | |
| JP3392938B2 (ja) | ２重系装置 | |
| JPH0726762Y2 (ja) | バス不一致発生回路 | |
| JPH0755179Y2 (ja) | 並列多重電子連動装置 | |
| RU2015542C1 (ru) | Устройство для контроля и реконфигурации дублированной вычислительной системы | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JPS6227814A (ja) | 故障検出回路 | |
| JPS62174838A (ja) | マルチプロセサ・システムに於けるプロセサ障害検出方法 | |
| JPH0138694Y2 (ja) | ||
| JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
| JPS616743A (ja) | 演算制御ユニツト | |
| CN120909856A (zh) | 一种基于动态双模冗余的高可靠性嵌入式处理器冗余方法 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPH03111941A (ja) | フェイルセーフコンピュータシステム | |
| JPS6116092B2 (ja) | ||
| JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
| JPH022233A (ja) | データバス監視方式 |