JPS58111373A - Ｄ―ｍｏｓ半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 本発明はＤ−ＭＯ８半導体装置に関し、さらに詳しくは
、本発明は、櫛形ソースさバックゲートを持つＤ−ＭＯ
８半導体装置に関する。

く先行技術の説明〉 Ｄ−ＭＯ８半導体装置は、半導体材料内部に構成された
横方向の素子である。一般に、Ｄ−ＭＯ８装置を構成す
る工程においてＮ型表面層がＰ型基板上に工ぎタキシャ
ル成長される。さらに高レベルにドープされたＰ型領域
が選択的に形成され、エピタキシャル層の厚みを通して
伸びていて、構成要素間をＰＮ接合により絶縁分離する
。次に低レベルでドープされたＰ型領域（Ｄ−ウェル）
が個々のＤ−ＭＯ８素子が作られるエピタキシャル成長
層の絶縁分離された部分に選択的に形成され、Ｄ−ＭＯ
Ｂのバックデートを構成する。各々の素子に対し、低レ
ベルにドープされた、Ｐ型領域（Ｄ−ウェル）内の少く
とも一部に中程度にドープされたＰ型領竣が形成され、
Ｄ−ＭＯ８パックｒ−トートを構成する。

さらに、高レベルｌこドープされたＮ型領域が選択的に
形成される。１つのＮ型領域は、低レベルにドープされ
たＰ型領域内のその端部付近に形成されＤ−ＭＯＢのソ
ースを形成する。このことによってソースと拡散の行わ
れていないＮ型エピタキシャル層の間に位置してＤ−Ｍ
ＯＢのチャンネル領域が形成される。もう１つのＮ型領
域が形成され、Ｄ−ＭＯＢのドレインとなる。この第２
のＮ型領域は、低レベルにドープされたＰ型領域から離
れて位置し、Ｄ−ＭＯ８チャンネルと近接する低レベル
にｒ−ゾされたＰ型領域の端部に沿って位置している。

Ｄ−ＭＯ８チャンネル領域をおおってテート酸化物層が
形成され、さらに選択的に酸化物をとり除きそこに電極
の為の透孔が形成され、さらに金属化工根基こよって電
極や必要な相互接続が形成される。このような相互接続
の形成によってバックゲートはＤ−ＭＯ８装置のソース
に接続される。

以下番こ示す二重番こ拡散の行われたＭＯＢ（Ｄ−ＭＯ
Ｂ）装置は本質的に寄生、ＮＰＮ　トランジスタを有し
ている。寄生ＮＰＮ　）ランゾスタはＤ−ｕｏｇ装置の
作動電圧性能に影響を与える。ＮＰＮ　トランジスタは
、Ｄ−ＭＯ８装置のＢＶＤ８Ｂアバランシェ降伏電圧（
典型的には２００ポルト以上）よりかなり低いこれに関
連するＶＣＢＥＯ降伏電圧（典型的には６０ざルトであ
る。）を有している。ＮＰＮ　トランジスタのコレクタ
・エミッタをわたる実際の逆バイアス電圧がＢＶＣＢＯ
アバランシェ降伏電圧より大きくなる場合、破壊による
欠陥が生まれる。故にＤ−ＭＯ８装置は、ＢＹＣＥＯ降
伏電圧より高い電圧で操作するときはできない。しかし
信頼性を損うことな（ＢＶＣＥＯ降伏電圧より高い電圧
でＤ−ＭＯ８装置を操作することは、望ましいことであ
る。故に寄生ＮＰＮ　トランジスタをとり除くか又はそ
のＢＶＣＥＯ降伏電圧を上げることが望まれている。

従来のＤ−ＭＯ８装置構造でパーク？−ト及びソースが
櫛型構造にしてバックデートの抵抗値を下げ且つ寄生Ｎ
ＰＮ　ｌ−ランジスタをとり除いた配置パターンを示し
たものはなかった。

〈発明の要約ト 本発明は、バックゲート電極とＤ−ＭＯ８チャンネル領
域の間の抵抗値が顕著に低くなったＤ−ＭＯ８装置を有
している。Ｎ型材料エピタキシャル成長層は、Ｐ型基板
をおおって成長させられる。Ｎ型層内に低レベルにドー
プされたＰ型領域が形成される。ざらｌこ、中程度ｌこ
ドープされたＰ！！！！領域が低レベルにドープされた
Ｐ型領域内に形成される。

中程度にドープされたＰ型領域は、Ｄ−ＭＯＳ装置のパ
ックｒ−）電極を形成する。次に高レベルにドープされ
たＮ型の２領域が形成される。低レベルにドープされた
Ｐ型領域及び中程度にドープされたＰ型領域の選択され
た部分にその第１の領域が形成される。拡散の後、高レ
ベルにドープされたＮ型領域は、低レベルにドープされ
たＰ型領域の端部付近に近接しその断面に沿って伸びて
形成される。これは、Ｄ−ＭＯＳ装置のＭＯＳチャンネ
ルとなる。第２のＮ型領域は、Ｄ−ＭＯＳチャンネルを
有する低レベルにＰ−ゾされたＰ型領域から離れた位置
においてその断面に沿って伸びるようにＮ型層内に形成
される。第２のＮ型領域はＤ−ＭＯＳ装置のＤ−ＭＯＳ
のドレイン電極となり第１のＮ型領域はＤ−ＭＯＳのソ
ースを形成する。形成過程において低レベルでドープさ
れたＰ型領域内のＮ型領域は、中程度にドープされた領
域Ｓ′櫛形状に組み合わされて構成される。金属化工程
の間に、中程度にドープされたＰ型領域内に伸びるつき
出た指状のソースは、金属化層によってそれらの間の中
程度にドープされたＰ型領域に接続される。故に、パッ
クゲートとソースの両方に対する単一の電極が形成され
る。これによってＤ−ＭＯＳ装置のソース及びバックＰ
−トの為に要する表面領域をかなり低減することができ
る。更に、Ｄ−ＭＯＳチャンネルの能動部分とパックデ
ート電極の間には物理的な距離が減少する。ソースであ
るに型領域の部分の間を伸びるように中程度にｒ−ゾさ
れたＰ型領域を設けることでＤ−ＭＯＳ装置のゲートに
近接する能動パックデート領域とパックデート電極の距
離をかなり接近させることによりこれを実現できる。

Ｄ−ＭＯＳのソースとなるＮ型領域とパック？−トとな
る中程度にＰ−ゾされたＰ型領域と櫛状に組合せるとＤ
−ＭＯＳチャンネルの能動領域とパックデート電極の間
の抵抗値はかなり低減される。更にこのような構成によ
って寄生ＮＰＮ　）ランゾスタがとり除かれ、Ｄ−Ｍｏ
ｄ装置は、そのＢＶＩ）ＤＢアバランシュ降伏電圧まで
操作可能になる。故にＤ−ＭＯＳ装置の信頼性が高くな
る。

上記で示した種々の処理工程は、適当な手順であればい
ずれを使っても実行できる。例えば、低レベルにドープ
されたｐｇ領領域形成する以前に中程度にドープされた
Ｐ型領域を形成することもできる。種々のＮ型又はＰＷ
領領域形成には、一般的には拡散が用いられる。

本発明の利点は、かなり高い降伏電圧を持つＤ−ＭＯＳ
装置を得ることである。

本発明の第２の利点はソース及びパックゲートの両方に
対し単一の金属電極を持つＤ−ＭＯＳ装置を得ることで
ある。

本発明の他の利点は、極めて小さな表面面積を利用する
Ｄ−ＭＯＳ装置を得ることである。

本発明の他の利点は、ソースとパックデートが櫛形構造
で形成されるＤ−ＭＯＳ装置を得ることである０ 本発明の他の利点は、寄生ＮＰＮ　）ランジスタがとり
除かれたＤ−ＭＯＳ装置を得ることである。

本発明の他の利点は、さらに信頼性を向上させたＤ−Ｍ
ＯＳ装置を得ることである。

また、本発明の他の利点は、能動Ｄ−ＭＯ８チャンネル
領域とパックｒ−トの間の物理的な距離を短縮すること
である。

さらに本発明の利点は、Ｄ−ＭＯＳソースの拡散によっ
て起るＤ−ＭＯＳチャンネル内でのピンチ効果の発生を
防ぐことである。

〈実施例の説明〉 以下、図を参照し、実施例に関連して本発明の詳細な説
明する。

図面を参照すると、特ｌこ、第１図（従来のＤ−ＭＯＳ
）において、シリコンの単結晶Ｐ型基板２０は、１０か
ら２０オームセンチメートル好ましくは約１５オームセ
ンチメートルの抵抗率を有している。次にエピタキシャ
ル層２２が基板２９上に成長させられてドープが行われ
て５オ一ムセンチメートルから８オ一ムセンチメートル
、好まり、　＜　ハロ、５オ一ムセンチメートルの抵抗
率を持つＮ型の導電性が与えられる。低レベルにドープ
されたＰ型領域２４はＮｆｉ層２２の内部に形成されて
いるのが図示されている。中程度にシープされたＰ型領
域２６は、低レベルにドープされたＰ型領域２４の中に
拡散によって形成される。領域２　＠　ｉｉ　、　Ｄ−
ＭＯ８装置２８のＤ−ＭＯ８パックダート電極番こなる
。薄い金属層がパック？−）電極３ｏの接続の為に使用
される。高レベルにドープされたＮ型領域３°２も、Ｄ
−ＭＯ８自己整合技術を用いて低レベルにドープされた
Ｐ型領域２４の中番こ拡散形成される。領域８２の表面
上の薄い金属層は、Ｄ−ＭＯ８装置２８のソース電極３
４を形成する。領域３２は、低レベルにドープされたＰ
型領域２４とＮ型領域２２の間の境界区域に非常に近接
して設けられる。この境界区域は、Ｄ−ＭＯ８チャンネ
ルａｆ！とじて知られている。酸化物層３８は、デート
電極４０とＤ−ＭＯ８チャンネル３６の間に必要な絶縁
を提供している。

もう１つの高レベルにドープされたＮ型領域４２が領域
２４から離れた位、置であって、特にチャンネル３６か
ら離れた位置の層２２内番こ拡散によって形成される。

領域４２は、Ｄ−ＭＯ８装置゛２８のドレインを形成し
、金属電極４４を有している＝デート電極４０に適当な
電圧が存在する時、Ｄ−ＭＯ８装置はチャンネル８６及
び層２２の領域間の部分を通して領域３２と領域４２の
間を導通させる〇大多数の応用例においては、基板２０
上の集積回路の種々の金属層においていくつかの点で接
続が行われることによってパックデート電極３０がソー
ス電極３４に接続される。

第１図のＤ−ＭＯ８装置２８が第２図において概略的に
示されている。Ｄ−ＭＯ８装置２８は、ソース４８、ド
レイン４６、デー）５０及びバックゲート５２を有°し
ている。Ｄ−ＭＯ８装置２８は、本質的に領域２４をペ
ースにし領域３２をエミッターにし、領域４２をコレク
タにする寄生ＮＰＮ　トランジスタ５４を有している。

ドレインとソース間における電圧ポテンシャルは、寄生
ＮＰＮ　）ランゾスタ５４のＶＥＢＣＯによって制限さ
れる。トランジスタ５４のＶＥＢＣＯを超過する電圧が
加えられれば、Ｄ−ＭＯ８装置２８には壊滅的な損傷が
発生してしまう。

第８図で示すように、領域８２及び２６のパターン図で
は、両方とも長方形であって領域２６は、領域３２より
大部幅が狭くわずかに長い形状であることが図示されて
いる。これらの領域は、それぞれ長い方の一辺に沿って
それに非常に近接して設けられる＠電極！４は領域８２
の端番こ沿って領域２６と近接する位置に形成される◇
パツクデー）３０は狭い領域であるので、領域２６の上
の中央に配置される。

本発明に従ったＤ−ＭＯ８装置６０を製造する工程は第
３図から第７図に関連して説明される。

Ｄ−ＭＯ８装置６０の為のＤ−ＭＯＳのドレイン及びデ
ート電極は、（第１図の）　Ｄ−ＭＯ８装置２８に対し
て形成したこれらの電極と同様に形成される。第１図の
基板２０と同様の基板６１を用意し、第１図の層２２と
同様のエピタキシャル成長層６２を形成することができ
るＯｒレイン４２と同様のドレイン（図示せず）が層６
２の中に形成される。

Ｄ−Ｍ０８装置８（１）コ１７）他の特徴は、Ｄ−ＭＯ
８装置２８の特徴と同様であるので、本発明の本質的な
特徴以外は全て第３−７図では省略されている。

第３図において、Ｎ型領域６２は標準的な酸化技術によ
って成長させられた酸化物層６４を有している。層６２
の表面６８を露出させるパターン形成が行われて酸化物
層６４には開口６６がエッチされ形成される。層６２内
に低レベルにドープされたＰ型領域７０が拡散によって
形成される。

第４図で示す通り、酸化工程を用いて酸化物層が再び成
長させられる。開口６６をあけた領域内の表面６８は、
ここで酸化物層によっておおわれる。

第５図では、酸化物層６４は再びパターン形成され、開
口１２が低レベルにドープされたＰ型領域７０内の表面
６８の一部分に形成される。次に開ロア２を通して中程
度にドープされたＰ層領域７４が領域７０内に拡散によ
って形成される。一般に開ロア２は開口６６よりかなり
小さなサイズで形成される。

酸化工程が再度行われ、開ロア２内の宵出されていた部
分も含んで表面６８上に酸化物層が成長させられる。第
７図で示すように、もう一度パターン形成が行われて、
エッチが行われて表面６８に開口アロが形成される。低
レベルにドープされたＰ型領域７０内に拡散が行われ、
高レベルにドープされたＮ型領域７８が形成される。酸
化物層６４の壁面８０の位置は第３図に示す酸化物層６
４の壁面８２と同じ位置である為標準的なり−ＭＯ８自
己整合技術が利用されることに留意してもらいたい。第
７図かられかるように中程度にドープされたＰ型領域７
４の一部がＮ型領域７８の下に残っていることが図示さ
れている。点線８５及び８６は中程度にドープされたＰ
型領域１斗が以前占めていた領域の位置を示している。

第９図で示すように、Ｐ型領域１４の所定部分のみがＮ
型領域７８によっておおわれる。領域７８は、基本的に
は長方形であって本体の長い方の一辺から外側に向かっ
て領域７４の上を通ってその向う側まで伸びる枝又は指
８ｇ−９８を有している。上方から観察すると、領域１
４は領域７８より大部幅が狭くて長辺方向にはわずかに
長い基本的には長方形の形状を持つ。領域７４は、お互
いに最も離れた枝８８及び９３を超えて伸びている。枝
ｇｏ−ａｓは、領域７４を完全に通ってわずかｉこ超え
た位置まで伸びている。領域７８の表面及び枝８８−９
３まで達している領域７４の一部分に金属電極９６が形
成される。領域７４の形は長方形であって電極９６は領
域７４の長い方の辺と平行に中央に形成される。

Ｄ−ＭＯ８チャンネル９８（第７図）は、Ｎ型領域１８
及び変化していない層６２の部分とＰ型領域７０との境
界の間に広がっている。領域７４は、Ｄ−ＭＯＳ　装置
６０のバックゲートを含んでいて、領域７８は、Ｄ−Ｍ
Ｏ８装置６０のソースを含んでいる。

故に電極９６はバックゲートとソースの両方を同時Ｉこ
接続可能である。第１図と第７図を比較すればわかるよ
うに、中程度にＰ−プされたＰ型領斌７４とチャンネル
９８の距離は、（第１図の）領域２６とチャンネル３６
の距離より近くなっている。バックデート電極とチャン
ネルの間の物理的な距離を短くすることによって（第２
図で示すトランジスタ６４のような）寄生ＮＰＮ　トラ
ンジスタをとり除くことができる。チャンネル９８上の
デート領域をおおってゲート酸化物層及び金属層が形成
される。金属化工程及びパターン形成工程は標準的な技
術を用いて行われる。

開口アロ及び７２を形成するマスクの形状はそれぞれ第
１０図及び第１１図に示されている。第１０図は領域１
８を形成する為のパターンを示し、マスク１００は領域
７４を形成する為のパターンである。第８図、第９図、
第１０図及び第１１図で示すよ・うなパターン以外の幾
可学的形状も本発明に使用することができる０例えば、
点線１０３及び１０４の間の領域には、酸化物層が設け
られその部分の上は酸化物層を残すようにし、点線１０
３と１０４の間で示される領域に相当する層６２の表面
の部分には、領域７４を作る拡散が行われないようにす
る。点線１０６と１０７．１０８と１０９．１１２と１
１３．１１５と１１６の間においても同じようにする。

このような処理工程を行った結果、中に領域フＯをはさ
んでお互いが分離されている複数の中程度にドープされ
た領域が形成される。しかしながら、第７図及び第９図
で示す特別な配列が有効であることがわかっている。

以上のようにしてバック？−ト及びソースを櫛型構造に
することによってバック／ｌ”−トの抵抗値を下げ、先
天的に形成される寄生トランジスタをとり除くことがで
きる。故にかなり高い操作電圧を使用するこきができる
ようになった為、装置の信頼性を向上させることができ
る。更に本発明ではバック？−トとソースの両方の接続
の為に単一の電極が形成されるので表面領域利用の経済
性においても非常に有利な特徴を有している。故に当初
の目的を達成し、今後のＬＳＩ回路の製造に適したＤ−
ＭＯ８半導体装置を提供することができる。

本発明はここに添付された図面に関連し特足な実施例を
説明しているが、この他のここで示されるまたここから
推測される例から離れた改変も本発明の主旨内に含まれ
るものと信じる。

４、簡単な図面の説明 第１図は、り−ＭＯ８装置の拡大断面図である。

第２図は、寄生ＮＰＮ　）ランジスタを持つＤ−ＭＯ８
装置の概略図である。

第６図から第７図までは、本発明に従ったＤ−ＭＯ８装
置の製ｉ癒過程を示す拡大断面図である。

第８図はＤ−Ｍｏｌ’装置のソース及びバックｆ−）を
示す配置図である。

第９図は本発明ｌこより作られるＤ−ＭＯ８装置のソー
ス及びパックＰ−）の配置図である。

第１０図は、本発明で使用するマスクパターンの一部を
示す上面図である。

第１１図は、本発明で使用するマスクパターンの一部を
示す上面図である０ 代理人　浅　村　　　晧 外４名

Claims (1)

1. 【特許請求の範囲】 （１）（ａ）　　基板上に単結晶Ｎ型表面層を工２タキ
   シャル成長させる工程と； （ｂ）　　上記層の中に選択的に低レベルにドープされ
   たＰ型領域を形成しＤ−ＭＯ８バックｒ−）を形成する
   工程と； （Ｃ１上記低レベルにドープされたＰＷ領域内に中程度
   にドープされたＰ型領域を選択的に形成しＤ−ＭＯ８バ
   ックデート電極を形成する１堝と：（ｄ）　　上記低レ
   ベルにドープされたＰｍ領域とは間をあけて所定の境界
   領域に沿って選択的に第１の高レベルにドープされたＮ
   型領域を形成してＤ−ＭＯＳのドレインを形成する工程
   と：（ｅ）　　上記低レベルにドープされたＰ属領域内
   に位置する第２のＮ型領域を選択的に形成し、上記中程
   度にドープされたＰ属領域内までのび、上記低レベルに
   ドープされたＰ型領域の上記所定の境界領域に非常に近
   接して位置しＤ−ＭＯ８チャンネルを形成する複数の指
   状部を持つＤ−ＭＯ８ソースを形成する工程とを 有するＤ−ＭＯ８半導体装置の製造方法。 （２）上記製造方法が更に上記複数の指状部の部分及び
   上記指状部に近接する上記中程度にドープされたＰ型領
   域をおおって選択的に金属電極を形成し上記Ｄ−ＭＯ８
   ソースと上記Ｄ−ＭＯ８バックデートを相互接続する工
   程を含む特許請求の範囲第１項の製造方法。 （３）　　上記製造方法が更匿上記Ｄ−ＭＯＳソースを
   おおって選択的にデート酸化物層を形成し上記デート酸
   化物層をおおって選択的に金属層を形成する工程を含む
   特許請求の範囲第１項の製造方法。 （４）上記工程（ｄｌ及び（ｅ）が同時番こ行われる特
   許請求の範囲第１項の製造方法。 （５）上記工程（ｃｌを工程（ｄ）の前に行う特許請求
   の範囲第１項の製造方法。 （６）上記工程（ｂ）を工程（Ｃ）の前に行う特許請求
   の範囲第１項の製造方法。 （力　上記工程（ｂ）を工程（ｄ）の前に行う特許請求
   の範囲第１項の製造方法。 （８）上記工程（ｄ）を工程（ｅ）の前に行う特許請求
   の範囲第１項の製造方法。 （９）　（ａ）　　絶縁分離された第１導電型のエピタ
   キシャル層と； （ｂ）　　拡散により低レベルでドープされた第２導電
   型の領域と； （ｃ）　　上記第２導電型領域からは離れるように上記
   層の中に一所定の境界領域に沿って形成され、ドレイン
   令形成する第１の拡散により高レベルでドープされた第
   １導電型領域と； （ｄ）　　上記境界領域に非常に近接して位置するソー
   スを形成し、Ｄ−ＭＯ８チャンネルを形成する上記第２
   導電型領域内に拡散により高レベルにドープされた第２
   第１導電型領域と； （ｅｌ　　上記境界領域からは離れていて上記第２の第
   １導電型領斌の部分の間をその一辺に沿って伸びるパッ
   クｒ−トを形成する上記低レベルでドープされた第２導
   電型領域内の複数の中程度にドープされた第２導電型領
   域と； （ｆ）　　上記複数の中程度にドープされた第２導電型
   領域とその間に位置する上記第２の第１導電型領域の部
   分とを接続する金属電極と； を有するＤ−ＭＯ８半導体装置。 ＜１０　　上記装置がさらに上記Ｄ−ＭＯ８チャンネル
   の表面をおおう薄い酸化物層及び上記薄い酸化物層をお
   おう金属ｒ−トを有する特許請求の範囲第９項のＤ−Ｍ
   Ｏ８半導体装置。 ａυ　比較的薄い中程度にドープされたＰ型頭域が上記
   第２のＮ型材料の上記部分の下を伸びていて上記複数の
   中程度にドープされたＰ型頭域を特徴とする特許請求の
   範囲第９項のＤ−ＭＯ８半導体装置。 α２（ａ）基板と； （１））　　上記基板内のＮ型領域と；（ｅ）　　上記
   Ｎ型領域の中を所定の深さまで伸びる第１の低レベルド
   ープＰ型領域と； （、ｉ）　　上記第１の領域内の複数の中程度にドープ
   されたＰ型頭域と； （ｅｌ　　上記第１の領域内を伸びていて横方向に於て
   は、上記複数の中程度にドープされたＰ型頭域の間を伸
   びる高レベルにドープされたＮ型領域と；（ｆ）　　上
   記複数の中程度にドープされたＰ型頭域の各々さ、上記
   高レベルにドープされたＮ型領域の部分の各々に接続さ
   れる金層電極と；を有する半導体装置。 Ｑ３　　上記複数のＰ型頭域が所定の方向に向かって上
   記基板の表面に沿って伸びる％詐請求の範囲第１２項の
   半導体装置。 α養　上記高レベルにドープされたｎ＋領斌の上記部分
   の下を上記所定の方向に向かって伸びる比較的薄いＰ型
   頭域によって上記複数のＰ型頭域が接続されている特許
   請求の範囲第１６項の半導体装置。 霞（＆）単結晶基板と； （ｂ）　　上記基板上のエピタキシャル成長単結晶Ｎ型
   層と； （Ｃ）　　上記層の表面から上記Ｎ型層の内部までのび
   る低レベルにＹ−プされたＰ型頭域と；（ｄ）　　上記
   層の表面から上記低レベルにドープされたＰ型頭域の内
   部までのびるＮ型領域と；（ｅ）　　上記層の表面から
   上記低レベルにドープされたＰ型頭域の内部までのび、
   上記Ｎ型領域の部分によってお互いに分離されている複
   数の中程度にドープされたＰ型頭域と； （ｆ）　　上記複数の中程度にドープされたＰ型頭域と
   その間にはさまれる上記Ｎ型領域の部分を接続する上記
   層の表面上の金属電極 とを有する半導体装置。 α１１９　（ａ）　　基板上に単結晶Ｎ型表面層を二−
   タキシャル成長させ： （ｂ）　　上記層の上に低レベルにドープされたＰ型頭
   域を選択的に形成し： （Ｃ）　　上記低レベルにドープされたＰ型領域内に選
   択的に複数の中程度にドープされたＰ型頭域を形成して
   Ｄ−ＭＯＳのバックデートを作り；（ｄ）　　上記低レ
   ベルにドープされたＮ型領域から離れた上記層の中にそ
   の所定の境界領域に沿って第１の高レベルにドープされ
   たＮ型領域を選択的屹形成しＤ−ＭＯＢのドレインを作
   り、上記境界領域化非常基こ近接する上記低レベルにド
   ープされたＰ層領域内ＩこＤ−ＭＯ８ソースを構成する
   第２の高レベルにドープされたＮ型領域を選択的に形成
   し、上記複数の中程度にドープされたＰ型領域の間をの
   びる複数の指状部と共にＤ−ＭＯ８チャンネルを作るＤ
   −ＭＯ８半導体装置の製造方法。 αＤ　上記複数の指状部である部分き上記複数の中程度
   にドープされたＰ型領域とに対する金属電極を選択的に
   形成する工程を含む特許請求の範囲第１６項の製造方法
   。 α樽　上記Ｄ−ＭＯ８チャンネルの上にデート酸化物層
   を選択的に形成し、上記酸化物層上に金属層を選択的に
   形成する工程を含む特許請求の範囲第１６項の製造方法
   。