JPS58112159A - 冗長システムの制御切換方法 - Google Patents
冗長システムの制御切換方法Info
- Publication number
- JPS58112159A JPS58112159A JP56209189A JP20918981A JPS58112159A JP S58112159 A JPS58112159 A JP S58112159A JP 56209189 A JP56209189 A JP 56209189A JP 20918981 A JP20918981 A JP 20918981A JP S58112159 A JPS58112159 A JP S58112159A
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- processing
- parallel
- output
- control switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は並列冗長処理系または待機冗長処理系を運転条
件（二応じて一部的懺二直列処理系（二切換える冗長シ
ステムの制御切換方法に関するものである。
件（二応じて一部的懺二直列処理系（二切換える冗長シ
ステムの制御切換方法に関するものである。
発明の技術的背景とその問題点
並列冗長処理系および待機冗長処理系の従来の一般的な
構成をそれぞれ第１図お、よび′ｍ２図し示す。
構成をそれぞれ第１図お、よび′ｍ２図し示す。
１１１１図（＝おいては２つの処理部（Ａ） （Ｂ）
１ 、２が０ＲＩｊ素３を介して並列冗長系を構成し、
ＯＲ出力を出力信号回路４を介して出力すると共１；、
ＯＲ出力が不動作信号のときは故障警報回−５を介し
て故障警報を行なっている。
１ 、２が０ＲＩｊ素３を介して並列冗長系を構成し、
ＯＲ出力を出力信号回路４を介して出力すると共１；、
ＯＲ出力が不動作信号のときは故障警報回−５を介し
て故障警報を行なっている。
またＩＪ２図においては常用系のｌ＆１１部（Ａ）１と
予備系の処理Ｗ（Ｂ）２が常用予備切換鄭６を介して正
常時は常用系の処理部（Ａ） Ｉ Ｏ出力を制御信号と
して出力し、常用系が故障すると予備系の処理部（Ｂ）
２の出力を制御信号として出力し、常用系、予備系が共
に故障すると故障警報回路６が故障１１＠を行なってい
る。
予備系の処理Ｗ（Ｂ）２が常用予備切換鄭６を介して正
常時は常用系の処理部（Ａ） Ｉ Ｏ出力を制御信号と
して出力し、常用系が故障すると予備系の処理部（Ｂ）
２の出力を制御信号として出力し、常用系、予備系が共
に故障すると故障警報回路６が故障１１＠を行なってい
る。
しかしながら上記第１図に示す並列冗長処理系において
は、運転中ミニ片方が故障すると、他方の出力信号ζ二
よってシステムの運転は継続することができるが、その
故障゛は検出できないので並列冗長の機能を失なったま
＼運転を継続するととＣ二なり、システムの信頼性を低
下させるという問題がある。
は、運転中ミニ片方が故障すると、他方の出力信号ζ二
よってシステムの運転は継続することができるが、その
故障゛は検出できないので並列冗長の機能を失なったま
＼運転を継続するととＣ二なり、システムの信頼性を低
下させるという問題がある。
また上記第２図に示す待機冗長処理系（：おいても、運
転中（−常用系が故障すると、予備系に切換えてシステ
ムの運転を継続することはできるが、予備系のみの故障
は検出でき々いので、もし予備系が故障しておれば待機
冗長の効果がなくなり、システムのｍａｌｌ性を低下さ
せるという問題がある。
転中（−常用系が故障すると、予備系に切換えてシステ
ムの運転を継続することはできるが、予備系のみの故障
は検出でき々いので、もし予備系が故障しておれば待機
冗長の効果がなくなり、システムのｍａｌｌ性を低下さ
せるという問題がある。
このため従来は信頼性を向上させるため（：別（＝故障
機出回路中インターロック回路を設ける必要があった。
機出回路中インターロック回路を設ける必要があった。
発−の目的
本発明は上記の問題を考慮してなされたもので、並列冗
長処理系または待機冗長処理系を運転条件４：応じて一
時的（二直列系に切換え、これ（＝よって並列系または
待機系の故障を早期６；検出しシステムの信頼性を向上
する冗長システムの制御切換方法を提供することを目的
としている。
長処理系または待機冗長処理系を運転条件４：応じて一
時的（二直列系に切換え、これ（＝よって並列系または
待機系の故障を早期６；検出しシステムの信頼性を向上
する冗長システムの制御切換方法を提供することを目的
としている。
発明の概要
本発明は２つ以上の処理系が並列冗長処理系または待機
冗長処理系を構成する冗長システムの冗長系を直列系に
切換える制御切換部と、システムの運転条件６二応じて
冗長系と直列系の一方を選択する判定部を設け、システ
ムの運転条件（二応じて冗長系を一時的シー直列系４＝
切換えることを特做とする冗長システムの制御切換方法
である。
冗長処理系を構成する冗長システムの冗長系を直列系に
切換える制御切換部と、システムの運転条件６二応じて
冗長系と直列系の一方を選択する判定部を設け、システ
ムの運転条件（二応じて冗長系を一時的シー直列系４＝
切換えることを特做とする冗長システムの制御切換方法
である。
発明の実施例
本発明の一実施例を１ｇ３図に示す。
＄３図（＝おいて、並列の処理部（Ａ） １ 、処理部
（Ｂ）２、ＯＲ要素３、出力信号回路４、故障警報回路
５の動作は第１図の場合と同じである。但し第３図にお
いては、システム運転条件設定部７の出力（一応じて、
並列系ζ：すべきか直列系にすべきかの判定を判定部８
で行なって並列選択信号Ｘまたは直列選択信号Ｙを出力
する。
（Ｂ）２、ＯＲ要素３、出力信号回路４、故障警報回路
５の動作は第１図の場合と同じである。但し第３図にお
いては、システム運転条件設定部７の出力（一応じて、
並列系ζ：すべきか直列系にすべきかの判定を判定部８
で行なって並列選択信号Ｘまたは直列選択信号Ｙを出力
する。
切換部９は上記並列選択信号Ｘが入力されたときは０Ｒ
５ｅ素３を介して並列冗長系を構成し、第１図の場合と
同じ並列冗長制御を行なう。
５ｅ素３を介して並列冗長系を構成し、第１図の場合と
同じ並列冗長制御を行なう。
逆に直列選択信号Ｙが入力されると、切換部９はＡＮＤ
要嵩１０を介して処理部（Ａ）１と処理部（Ｂ）２との
直列系を構成し処理部（Ａ） １および処理部（Ｂ）２
の出力が共（＝動作したとき出力信号４を出力すると共
６；、上記出力の何れかが不動作のとき故障警報回路３
を介して故障信号を出力する。
要嵩１０を介して処理部（Ａ）１と処理部（Ｂ）２との
直列系を構成し処理部（Ａ） １および処理部（Ｂ）２
の出力が共（＝動作したとき出力信号４を出力すると共
６；、上記出力の何れかが不動作のとき故障警報回路３
を介して故障信号を出力する。
上記システム運転条件としては例えばシステム起動、平
常運転、短時間過負荷、システム停止、事故時緊急停止
、Ｓ動試験などがあり、この場合システム起動、短時間
過負荷、起動試験では直列選択信号Ｙが出力され、平常
運転、システム停止、事故時緊急停止では並列選択信号
Ｘが出力される。
常運転、短時間過負荷、システム停止、事故時緊急停止
、Ｓ動試験などがあり、この場合システム起動、短時間
過負荷、起動試験では直列選択信号Ｙが出力され、平常
運転、システム停止、事故時緊急停止では並列選択信号
Ｘが出力される。
これ６；よって例えばシステム起動時（二は有効系が構
成され、一時的（二冗長性を犠牲）二して処理部（Ａ）
、処理部（Ｂ）の両方４二ついて故障のチェックが行な
われる。
成され、一時的（二冗長性を犠牲）二して処理部（Ａ）
、処理部（Ｂ）の両方４二ついて故障のチェックが行な
われる。
平常運転ζ二人ると並列系が構成されて、システムは並
列冗長系として運転される。
列冗長系として運転される。
Ｓａ図しおける上記制御切換動作の詳細を第５図の７０
−チャート仁示す。
−チャート仁示す。
システム運転条件設定＠７でシステム起動、短時間過負
荷、起動試Ｉｋの何れかが選択されると直列選択信号Ｙ
が出力されてＡＮＤ ｌｌ素１０が選択され、処ｍ部（
Ａ） 、 ＣＢ）の両方とも正常のとき制御出力信号を
発生すると共（＝、何れかが故障のときは制御出力信号
を発生せず故障警報、信号を出力する直列制御動作が行
なわれる。
荷、起動試Ｉｋの何れかが選択されると直列選択信号Ｙ
が出力されてＡＮＤ ｌｌ素１０が選択され、処ｍ部（
Ａ） 、 ＣＢ）の両方とも正常のとき制御出力信号を
発生すると共（＝、何れかが故障のときは制御出力信号
を発生せず故障警報、信号を出力する直列制御動作が行
なわれる。
またシステム運転条件設定部７で事故時緊急停止、シス
テム停止、平常運転の何れかが選択されると、並列選択
信号Ｘが出力されてＯＲ要素３が選択され、処理部（Ａ
） 、 （Ｂ）の何れかが正常であれば制御出力信号を
発生すると共（＝、処理部（Ａ） 、 （Ｂ）の両方と
も故障のとき媚二故障警報信号を出力する並列冗長制御
動作が行なわれる。
テム停止、平常運転の何れかが選択されると、並列選択
信号Ｘが出力されてＯＲ要素３が選択され、処理部（Ａ
） 、 （Ｂ）の何れかが正常であれば制御出力信号を
発生すると共（＝、処理部（Ａ） 、 （Ｂ）の両方と
も故障のとき媚二故障警報信号を出力する並列冗長制御
動作が行なわれる。
次（：本発明の他の実施例を第４図に示す。第４図は本
発明を待機冗長処理系に適用したものであり、ｊｌ！３
図（二おけるＯＲ要素３０代り（二常用予備切換部６が
設けられており、その動作は第３図の場合と同様である
ので詳細な説明は省略する。
発明を待機冗長処理系に適用したものであり、ｊｌ！３
図（二おけるＯＲ要素３０代り（二常用予備切換部６が
設けられており、その動作は第３図の場合と同様である
ので詳細な説明は省略する。
５１１明の効果
以上説明したよう（＝本発明によれば並列冗長処理系ま
たは待機冗長処理系を運転条件に応じて一時的（二直列
処理系＜：切換えること（＝よって故障検出を確実（二
行ない、これ（二よって全体よしてのシステムの信頼性
を向上する冗長システムの制御切換方法が得られる。
たは待機冗長処理系を運転条件に応じて一時的（二直列
処理系＜：切換えること（＝よって故障検出を確実（二
行ない、これ（二よって全体よしてのシステムの信頼性
を向上する冗長システムの制御切換方法が得られる。
１３１図および第２図はそれぞれ従来の並列冗長系およ
び待機冗長系を示す系統図、１１３図および第４図はそ
れぞれ本発明＜：よる冗長システムの制御切換方法を示
す系統図、第５図は畢ａａｔ二おける切換動作を示すフ
ローチャートである。 １．２ 処ｍ部 ３ ０Ｒ要素 ４ 出力信号回路 ５ 故障警報回路 ６ 常用予備切換部 ７ 這転命件設定部 ８ 判定部 ９ 制御切換部 １０ ムＮＤｉ！素。 第１図 第３図 第５図
び待機冗長系を示す系統図、１１３図および第４図はそ
れぞれ本発明＜：よる冗長システムの制御切換方法を示
す系統図、第５図は畢ａａｔ二おける切換動作を示すフ
ローチャートである。 １．２ 処ｍ部 ３ ０Ｒ要素 ４ 出力信号回路 ５ 故障警報回路 ６ 常用予備切換部 ７ 這転命件設定部 ８ 判定部 ９ 制御切換部 １０ ムＮＤｉ！素。 第１図 第３図 第５図
Claims (1)
- ２つ以上の処理系が並列冗長処理系または待機冗長処域
４１に′４１１Ｉ成する冗長システムの冗長系を直列系
に切換える制御切換部と、システムの運転条件６二ゐじ
て冗長系と直列系の一方を選択する判定部を設け、シス
テムの這＠条件に応じて冗長系を一時的（二直列系（＝
切換えることを特徴とする冗長システムの制御切換方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209189A JPS58112159A (ja) | 1981-12-25 | 1981-12-25 | 冗長システムの制御切換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209189A JPS58112159A (ja) | 1981-12-25 | 1981-12-25 | 冗長システムの制御切換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58112159A true JPS58112159A (ja) | 1983-07-04 |
Family
ID=16568816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209189A Pending JPS58112159A (ja) | 1981-12-25 | 1981-12-25 | 冗長システムの制御切換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112159A (ja) |
-
1981
- 1981-12-25 JP JP56209189A patent/JPS58112159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58112159A (ja) | 冗長システムの制御切換方法 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH0281203A (ja) | ロボット制御システム | |
| JPH0380303A (ja) | 二重化装置 | |
| JP3141746B2 (ja) | 二重化制御装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS6351295B2 (ja) | ||
| JPS5962260A (ja) | 電子交換機の冗長系切替方法 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPS6033602A (ja) | 制御システム | |
| JPS62229302A (ja) | デジタル制御装置 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPH0950407A (ja) | マイクロコンピュータシステムにおける外部システムバスの障害からの救済方法、並びにマイクロコンピュータシステム | |
| JPS5947605A (ja) | バツク・アツプ制御装置 | |
| JPS5920056A (ja) | 二重化構成装置における現用ユニツト設定方式 | |
| JPH05300261A (ja) | 音声蓄積モジュールの冗長構成方式 | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPH07307770A (ja) | プロテクション制御回路 | |
| JPS61160101A (ja) | ３重化シ−ケンス回路 | |
| JPH036741A (ja) | 二重化システムのデータ出力装置 |