JPS58112357A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS58112357A JPS58112357A JP56211707A JP21170781A JPS58112357A JP S58112357 A JPS58112357 A JP S58112357A JP 56211707 A JP56211707 A JP 56211707A JP 21170781 A JP21170781 A JP 21170781A JP S58112357 A JPS58112357 A JP S58112357A
- Authority
- JP
- Japan
- Prior art keywords
- frame body
- spring
- frame
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W78/00—Detachable holders for supporting packaged chips in operation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は回路設計の自由度を増加した混成集積回路の製
造方法に関する。
造方法に関する。
（２）技術の背景
混成集積回路はアル電すｍｉｓ％Ｗラスなどの耐熱性絶
縁基板の上に回路形成を行うたもので、使用材料および
製造方法によシ厚膜混成集積回路と薄膜混成集積回路と
に分けることができる。
縁基板の上に回路形成を行うたもので、使用材料および
製造方法によシ厚膜混成集積回路と薄膜混成集積回路と
に分けることができる。
すなわち、前者は基板の上にスクリーン印刷法によ動抵
抗ペースト、導電ペーストなどを印刷して回路を形成し
たもの、また後者は基板の上にタンタル金属（Ｔａ ）
をスパタリングしてこの金属或はこの金属の窒化物より
なる薄膜を作り、写真蝕刻技術（ホ） ＩＪソグラフィ
）と真空蒸着技術を用いて回路を形成したものでこの上
にチップ状の半導体素子およびコンデンサなどが鋏着さ
れて混成集積回路が形成されている。
抗ペースト、導電ペーストなどを印刷して回路を形成し
たもの、また後者は基板の上にタンタル金属（Ｔａ ）
をスパタリングしてこの金属或はこの金属の窒化物より
なる薄膜を作り、写真蝕刻技術（ホ） ＩＪソグラフィ
）と真空蒸着技術を用いて回路を形成したものでこの上
にチップ状の半導体素子およびコンデンサなどが鋏着さ
れて混成集積回路が形成されている。
次いで、か＼る混成集積回路は基板上に設けられている
電極パターンにリード端子が挿入固着されると共に外装
が施されてデバイスが完成する。
電極パターンにリード端子が挿入固着されると共に外装
が施されてデバイスが完成する。
本発明は基板がアル２す磁器よシなり外装が同一のアル
ンナ磁器よりなるデバイスの場合、外装のアル建す磁器
をもまた混成集積回路の基板として用いる発想を更に発
展させたものである。
ンナ磁器よりなるデバイスの場合、外装のアル建す磁器
をもまた混成集積回路の基板として用いる発想を更に発
展させたものである。
（３）従来技術［Ｆ］問題点
第１図はａＩＰ形（シングル・インライン・バッケージ
）混成集積回路の一１！緒例についての断面図であって
、アル電す磁器からなる基Ｉ［１の上Ｋａ厚膜回路２が
形成され、トランジスタ、ＩＣなどの能動索子３が装着
されて厚膜混成集積回路ができており、これにアルｆす
磁器よ抄なるカバー４が接着されて密封外装構造がとら
れている。
）混成集積回路の一１！緒例についての断面図であって
、アル電す磁器からなる基Ｉ［１の上Ｋａ厚膜回路２が
形成され、トランジスタ、ＩＣなどの能動索子３が装着
されて厚膜混成集積回路ができており、これにアルｆす
磁器よ抄なるカバー４が接着されて密封外装構造がとら
れている。
を九基［１の下端には信号線および電源線用の端子が設
けられてお砂、これＫ リード端子５が嵌合しハンダ６
によシ熔着されている。
けられてお砂、これＫ リード端子５が嵌合しハンダ６
によシ熔着されている。
か〜る従来構造に対して発明者は実願昭５６−０８１７
１５（昭１ａＳＳ年６月３日出願）Ｋて外装と基板を兼
ねた第２〜ｉ＠ｏ構造について出願中である。
１５（昭１ａＳＳ年６月３日出願）Ｋて外装と基板を兼
ねた第２〜ｉ＠ｏ構造について出願中である。
と−で第２図は出願中のデバイスの断面図また第３図は
この斜視図である。
この斜視図である。
すなわちこの実施例の場合アル電す磁器基板ｌの上に形
成されていｂ厚膜回路２はアル電す磁器よシなる枠体７
を用いて対向させ接着剤を用いて基板１と枠体７とを固
着して密封外装構造とすると共に２枚の基板から従来と
同様な方法でリード端子５をとり出している・ か＼る構造は集積回路基板が外装のカバーを兼ねるもの
で、スペース的に効果的であるが、対向して設けられて
いる２個の回路は枠体７によシ絶縁されているため、パ
ッケージ内において２個の回路を接続することは不可能
であった。
成されていｂ厚膜回路２はアル電す磁器よシなる枠体７
を用いて対向させ接着剤を用いて基板１と枠体７とを固
着して密封外装構造とすると共に２枚の基板から従来と
同様な方法でリード端子５をとり出している・ か＼る構造は集積回路基板が外装のカバーを兼ねるもの
で、スペース的に効果的であるが、対向して設けられて
いる２個の回路は枠体７によシ絶縁されているため、パ
ッケージ内において２個の回路を接続することは不可能
であった。
（４）発明の目的
本発明はパッケージを構成する２個の集積回路基板を相
互に電気接続する方法を提供するにある。
互に電気接続する方法を提供するにある。
（５）発明の構成
本発明は枠体にバネを接着固定し、これｔ導通路とする
ことによ抄、２個の集積回路を相互連絡するものである
。
ことによ抄、２個の集積回路を相互連絡するものである
。
［４図はバネ８によりて２つの集積回路を回路接続し大
状態を示す断面図、第５図は枠体７にバネ８を接着した
状１ＩＩＹｒ示す斜視図、ま丸薬６図はバネの製造方法
の一例を示すものである。
状態を示す断面図、第５図は枠体７にバネ８を接着した
状１ＩＩＹｒ示す斜視図、ま丸薬６図はバネの製造方法
の一例を示すものである。
本発明に係るバネ８は燐實銅などを素材とし、打抜きお
よびプレス加工により例えば第６図に示すように中央部
がＣ形状に湾曲し九リードフレーム１０を作シ、Ｃ形状
の部分を金メッキして接触抵抗を減少せしめる・ 次に枠体の内側に合わせて切断されたリードフレーム１
０は第５図に示す枠体７の内側にあてた状態で接着剤９
により背面部を固定後、第６図Ｏ鎖ｌｌ１１１の位置で
切断することＫより第５ｗＪのようにバネ８を備えた枠
体７ができ上る。
よびプレス加工により例えば第６図に示すように中央部
がＣ形状に湾曲し九リードフレーム１０を作シ、Ｃ形状
の部分を金メッキして接触抵抗を減少せしめる・ 次に枠体の内側に合わせて切断されたリードフレーム１
０は第５図に示す枠体７の内側にあてた状態で接着剤９
により背面部を固定後、第６図Ｏ鎖ｌｌ１１１の位置で
切断することＫより第５ｗＪのようにバネ８を備えた枠
体７ができ上る。
とζでバネ＄Ｏ上下端は枠体７よシそれぞれ央出してい
ることが必要条件となる。
ることが必要条件となる。
次に、か−る枠体？Ｙｔ用いて従来と同様Ｋｍ着剤を用
いて両基板を加圧接着することＫよ少、第４図に示すよ
うに両基板の回路をバネ９により回路接続し九デバイス
を作ることができる。
いて両基板を加圧接着することＫよ少、第４図に示すよ
うに両基板の回路をバネ９により回路接続し九デバイス
を作ることができる。
ここで、第６図に示すバネ８の相互間隔は任意であるが
、リード端子と同様に２．５４ｍに合わせて作るのが合
理的である。
、リード端子と同様に２．５４ｍに合わせて作るのが合
理的である。
（６）発明の効果
本発明は、従来の混成集積回路デバイスが２個の基板を
用いて効果的に構成されているにも拘わらず、その回路
が絶縁されている欠点の解消を目的としてなされ九もの
で１本発明の実権によね従来と同じ寸法のデバイ゛スで
複雑な回路をもつ混成集積回路の形成が可能となった。
用いて効果的に構成されているにも拘わらず、その回路
が絶縁されている欠点の解消を目的としてなされ九もの
で１本発明の実権によね従来と同じ寸法のデバイ゛スで
複雑な回路をもつ混成集積回路の形成が可能となった。
第１図は従来の８ＩＰ形混成集積回路デバイスの断面図
、第２図は出願中の混成集積回路デバイスの断面図、第
３図はこの斜視図、第４図は本発明にか＼る混成集積回
路デバイスの断面図、第５図は枠体の斜視図また第６図
はバネのリードフレームである。 図において １は基板、２は厚膜回路、４はカバー、５はリード端子
、７は枠体、８はバネ、９は接着剤。
、第２図は出願中の混成集積回路デバイスの断面図、第
３図はこの斜視図、第４図は本発明にか＼る混成集積回
路デバイスの断面図、第５図は枠体の斜視図また第６図
はバネのリードフレームである。 図において １は基板、２は厚膜回路、４はカバー、５はリード端子
、７は枠体、８はバネ、９は接着剤。
Claims (1)
- 厚膜或は薄膜集積回路を形成した２枚の耐熱性絶縁基板
を該基板に適合した大きさｔ４つ角状の絶縁枠体を介し
て相互に対向せしめ、峡基板と枠体とを接着して密封構
造をと石と共に基板上の電極端子よりリード端子を取り
出してなゐ混成集積回路において、対向して設けられて
いる２枚の集積回路が枠体に設けられている複数のバネ
材を導通路として相互に回路接続されていることを特徴
とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211707A JPS58112357A (ja) | 1981-12-25 | 1981-12-25 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211707A JPS58112357A (ja) | 1981-12-25 | 1981-12-25 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58112357A true JPS58112357A (ja) | 1983-07-04 |
Family
ID=16610255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56211707A Pending JPS58112357A (ja) | 1981-12-25 | 1981-12-25 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112357A (ja) |
-
1981
- 1981-12-25 JP JP56211707A patent/JPS58112357A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03169062A (ja) | 半導体装置 | |
| JP3099382B2 (ja) | 小型発振器 | |
| JPS6227544B2 (ja) | ||
| JPS5895657U (ja) | 集積回路用リ−ドフレ−ム | |
| JPH0661404A (ja) | 半導体装置 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPS6236290Y2 (ja) | ||
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JPS63147339A (ja) | 半導体装置 | |
| JPH0337201Y2 (ja) | ||
| JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH04137739A (ja) | 混成集積回路 | |
| JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPH0119395Y2 (ja) | ||
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0338867A (ja) | 混成集積回路装置 | |
| JPS6153854B2 (ja) | ||
| JPH0229833Y2 (ja) | ||
| JPS61113251A (ja) | トランジスタ装置 | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JPS6120757Y2 (ja) |