JPS5812308A - 厚膜抵抗回路基板の製造方法 - Google Patents
厚膜抵抗回路基板の製造方法Info
- Publication number
- JPS5812308A JPS5812308A JP56111293A JP11129381A JPS5812308A JP S5812308 A JPS5812308 A JP S5812308A JP 56111293 A JP56111293 A JP 56111293A JP 11129381 A JP11129381 A JP 11129381A JP S5812308 A JPS5812308 A JP S5812308A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pattern
- resistor
- layer
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜抵抗回路基板の製造方法に係わる。
通常厚膜抵抗回路基板を得るには先ず、基板上に導体パ
ターンを形成して後、これの所定部間上にカーボンが混
入されたレジン抵抗層を印刷法で所定パターンに形成し
て後これを焼成して得る。
ターンを形成して後、これの所定部間上にカーボンが混
入されたレジン抵抗層を印刷法で所定パターンに形成し
て後これを焼成して得る。
この場合抵抗素子の特性が焼成温度によって大暑〈影響
されるものであり、この焼成温度は２００℃程度の高温
によってなされることが望ましい。ところが、このよう
な高温の熱処理を行う場合、その特性の改善は図られる
ものの反面導電層即ち例えば銅よりなる導電層の表面が
著しく酸化され回路の安定性が低下し信頼性を低下させ
ると共に例えばり−ドビン端子部の牛田付部に劣化を生
じさせる。
されるものであり、この焼成温度は２００℃程度の高温
によってなされることが望ましい。ところが、このよう
な高温の熱処理を行う場合、その特性の改善は図られる
ものの反面導電層即ち例えば銅よりなる導電層の表面が
著しく酸化され回路の安定性が低下し信頼性を低下させ
ると共に例えばり−ドビン端子部の牛田付部に劣化を生
じさせる。
又他のこの種厚膜抵抗回路基板を得る方法としては１例
えば基板上に全面的に抵抗体層を蒸着或いはメッキ等に
よって被着し、これの上に鋼、ニッケル等の導体層を全
面的に形成し、その後、フォトエツチングによって導電
層及び抵抗体層を所ｇ！にパターン化して抵抗回路を形
成する方法も採られるがこの場合フォトエツチングによ
つ【パターン化し得る抵抗体層即ち蒸着或いはメッキに
よる抵抗膜の充分大きな面積抵抗値を得ることができず
、４られる抵抗値の範囲が狭いという欠点があり、又そ
のフォトエツチングに用いられるエツチング液は特殊の
ものが用いられコスト高となり。
えば基板上に全面的に抵抗体層を蒸着或いはメッキ等に
よって被着し、これの上に鋼、ニッケル等の導体層を全
面的に形成し、その後、フォトエツチングによって導電
層及び抵抗体層を所ｇ！にパターン化して抵抗回路を形
成する方法も採られるがこの場合フォトエツチングによ
つ【パターン化し得る抵抗体層即ち蒸着或いはメッキに
よる抵抗膜の充分大きな面積抵抗値を得ることができず
、４られる抵抗値の範囲が狭いという欠点があり、又そ
のフォトエツチングに用いられるエツチング液は特殊の
ものが用いられコスト高となり。
史に作ｌＩ＆環境上好ましくない等の諸問題を生じる。
本発＠においては、このような諸欠点を回避し得る厚膜
抵抗回路基板の製造方法を提供するものである。
抵抗回路基板の製造方法を提供するものである。
第１図乃至第７図を参照して本発明製造方法の一例を説
明しよう。
明しよう。
先ず第１図に示すように基板（１）を設ける。この基板
（１）は例えばアルミナ或いはガラスエポキシ等の絶縁
基板によって形成することもできるし良好な放熱効果を
得ることができる金属基板の表面に絶縁層が施こされた
基板を用いることもできる。
（１）は例えばアルミナ或いはガラスエポキシ等の絶縁
基板によって形成することもできるし良好な放熱効果を
得ることができる金属基板の表面に絶縁層が施こされた
基板を用いることもできる。
次に１１２図に示すよ５にこの基板上に抵抗体パターン
（２）を形成する。この抵抗体パター／（２）はカーが
ン粉末が混入されたレジン即ちカーボンレジンを印刷法
によって所定のパターンに被着して後。
（２）を形成する。この抵抗体パター／（２）はカーが
ン粉末が混入されたレジン即ちカーボンレジンを印刷法
によって所定のパターンに被着して後。
例えば２００℃の焼成処理を施こすことによって形成し
得る。
得る。
その後１本発明に於いては、第３図に示すよ５に基板（
１）上にその抵抗パター／（２）上を含んで全面的に銅
。
１）上にその抵抗パター／（２）上を含んで全面的に銅
。
ニッケル等の厚さ１〜２岸購程度の薄い導体薄膜層（３
Ｊを無電解フラッシュメッキ等によって被着する。
Ｊを無電解フラッシュメッキ等によって被着する。
次に第４図に示すように導体薄膜層１３）上に最終的に
所望の導体回路パターンを形成する部分以外の部分にメ
ツキレシスト層（４）を被着する。このメツキレシスト
層（４）＆寡１例えば７オーマールＡＵ（東京応化製、
商品名）咎のフォトレジストを用い所定のパターンの露
光現像処理を施こして侮る。
所望の導体回路パターンを形成する部分以外の部分にメ
ツキレシスト層（４）を被着する。このメツキレシスト
層（４）＆寡１例えば７オーマールＡＵ（東京応化製、
商品名）咎のフォトレジストを用い所定のパターンの露
光現像処理を施こして侮る。
次に、第５図に示すように導体薄膜層（３）上に銅。
ニッケル等の厚さ例えば２０〜３５μｍ程度の厚い電解
メッキを施こしてメツキレシスト（４）によって覆われ
ていない部分に選択的電解メッキを施こして厚膜導体回
路パターン（５）を形成する。
メッキを施こしてメツキレシスト（４）によって覆われ
ていない部分に選択的電解メッキを施こして厚膜導体回
路パターン（５）を形成する。
そのｖｋ第６図に示すようにメツキレシスト層（４）を
例えば５％ＮａＯＨ水溶液を用いて溶解除去する。
例えば５％ＮａＯＨ水溶液を用いて溶解除去する。
その後例えば薄膜導体回路パターン（５）をマスクにし
てメツキレシスト層（４）が除去されたことによって露
呈された薄い導体薄膜層（３）をエツチングして導体回
路パターン（５）Ｋ対応するパターンとなす。
てメツキレシスト層（４）が除去されたことによって露
呈された薄い導体薄膜層（３）をエツチングして導体回
路パターン（５）Ｋ対応するパターンとなす。
この場合のエツチング液としては希塩識を用い得る。
上述したよ５に本発明製造方法によれば抵抗体パターン
を形成して＾温焼成を施こして後、導体パターンの形成
を行なうのでその焼成温度によって導体パターンの特性
が低下することなくこれによって抵抗体パターンの焼成
温度は高温に選び得る為に、更Ｋｑ＃性の安定化を図る
ことができる。又基板上に抵抗体パターンを予め形成し
た構成を採るので、これを後にエツチングによってパタ
ーン化する場合のようＫこの抵抗体層の材′ｐ＃に限定
が生じないもので１例えばカーボンレジン層によって形
成することかで自、これに伴ってカーボンの密度の選定
によってこれの面積抵抗を充分小さくでき充分高い抵抗
値を有する抵抗回路を構成することができる。又導体パ
ターンに対してのみフォトエツチングの適用がなされる
ので、ファインパターン化が容易で実装密度の高い回路
基板を構成し得る等の有益を有する。
を形成して＾温焼成を施こして後、導体パターンの形成
を行なうのでその焼成温度によって導体パターンの特性
が低下することなくこれによって抵抗体パターンの焼成
温度は高温に選び得る為に、更Ｋｑ＃性の安定化を図る
ことができる。又基板上に抵抗体パターンを予め形成し
た構成を採るので、これを後にエツチングによってパタ
ーン化する場合のようＫこの抵抗体層の材′ｐ＃に限定
が生じないもので１例えばカーボンレジン層によって形
成することかで自、これに伴ってカーボンの密度の選定
によってこれの面積抵抗を充分小さくでき充分高い抵抗
値を有する抵抗回路を構成することができる。又導体パ
ターンに対してのみフォトエツチングの適用がなされる
ので、ファインパターン化が容易で実装密度の高い回路
基板を構成し得る等の有益を有する。
又１本発明製造方法はいわゆるスルーホール（透孔）Ｉ
Ｉの回路基板に適用することもでき、この場合に基板に
設けられた透孔内に導電層を形成する一様を採る場合に
おい″Ｃ，何等製造工程数を増加する仁となく本発明の
厚膜抵抗回路の製造過程において基板に設けられたスル
ーホール内への導電層の形成を行なうことができる。こ
のスルーホール内に導電層を形成する場合について簡単
に説明するに今第８図に示すように基板（１）にスルー
ホール（ｌａ）が穿設されたものを用いた場合、第８図
では図示しないか、第２図で説明した基板（１）に抵抗
体パター７が形成された状態で、基板（１）Ｋスルーホ
ール（１４）内を含んで第３図で説明した導体薄膜層（
３）を無電解フツツシエメツ中等によって同時にスルー
ホール（ＩＩ）内を含んで全面的に形成する。
Ｉの回路基板に適用することもでき、この場合に基板に
設けられた透孔内に導電層を形成する一様を採る場合に
おい″Ｃ，何等製造工程数を増加する仁となく本発明の
厚膜抵抗回路の製造過程において基板に設けられたスル
ーホール内への導電層の形成を行なうことができる。こ
のスルーホール内に導電層を形成する場合について簡単
に説明するに今第８図に示すように基板（１）にスルー
ホール（ｌａ）が穿設されたものを用いた場合、第８図
では図示しないか、第２図で説明した基板（１）に抵抗
体パター７が形成された状態で、基板（１）Ｋスルーホ
ール（１４）内を含んで第３図で説明した導体薄膜層（
３）を無電解フツツシエメツ中等によって同時にスルー
ホール（ＩＩ）内を含んで全面的に形成する。
次に第９図に示すように第４図で説明したメツキレシス
ト層（４）を被着するものであるが、この場合第９図に
示す１５に、このメツキレシスト層（４）は、スルーホ
ール（１１）内とその周辺の所定部にこれが被着されず
薄膜層（３）が外部に露呈するように形成する。次に第
５図で説明した導体回路パターンのメツ呼処理に際して
これと同時に、スルーホール（１ａ）内とその周辺の外
部ＫＭ呈した導体薄膜層（３）上に導体パターン（５）
を形成する。
ト層（４）を被着するものであるが、この場合第９図に
示す１５に、このメツキレシスト層（４）は、スルーホ
ール（１１）内とその周辺の所定部にこれが被着されず
薄膜層（３）が外部に露呈するように形成する。次に第
５図で説明した導体回路パターンのメツ呼処理に際して
これと同時に、スルーホール（１ａ）内とその周辺の外
部ＫＭ呈した導体薄膜層（３）上に導体パターン（５）
を形成する。
その後第１１図に示すようＫａＩＳ図及び第７図で説明
したようにメツキレシスト層（４）の除去トエッチング
作業を施せば第１１図に示すようにスルーホール（ｌａ
）とその周辺、の所定部に薄膜導体層（３）とこれの上
の比較的厚さの大なる導体回路パターン（５）が形成さ
れた即ちスルーホール内が導電化された回路基板を第１
図乃至第７図で説明した工程中に同時に得ることができ
る。
したようにメツキレシスト層（４）の除去トエッチング
作業を施せば第１１図に示すようにスルーホール（ｌａ
）とその周辺、の所定部に薄膜導体層（３）とこれの上
の比較的厚さの大なる導体回路パターン（５）が形成さ
れた即ちスルーホール内が導電化された回路基板を第１
図乃至第７図で説明した工程中に同時に得ることができ
る。
第１図乃至第７図は本発明製造方法の一例の各工程の路
線的断面図、第８図乃至第１１図は本発明製造方法の工
程内圧採り入れ得ることのできる他の態様を採る厚膜回
路基板の製法の一例の各工程図である。 （１）は基板’、 ＜２）は抵抗体パターン、（３）は
導体薄膜層、（４）はメツキレシスト層、（５）は導体
回路バター第１図＼ り
線的断面図、第８図乃至第１１図は本発明製造方法の工
程内圧採り入れ得ることのできる他の態様を採る厚膜回
路基板の製法の一例の各工程図である。 （１）は基板’、 ＜２）は抵抗体パターン、（３）は
導体薄膜層、（４）はメツキレシスト層、（５）は導体
回路バター第１図＼ り
Claims (1)
- 基板上に抵抗体パターンを形成する工程と、全面に導体
薄膜層を形成する工程と、咳導体薄膜層上の所望の導体
回路パターン形成部以外の部分圧メツキレシスト層を形
成し電解メッキにより前記導体回゛路パターンを形成す
る工程と、前記メツキレシスト層と該メツキレシスト層
の下層の前記導体薄膜層とを除去する工程とからなる厚
膜抵抗回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111293A JPS5812308A (ja) | 1981-07-16 | 1981-07-16 | 厚膜抵抗回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111293A JPS5812308A (ja) | 1981-07-16 | 1981-07-16 | 厚膜抵抗回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812308A true JPS5812308A (ja) | 1983-01-24 |
Family
ID=14557543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111293A Pending JPS5812308A (ja) | 1981-07-16 | 1981-07-16 | 厚膜抵抗回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812308A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6892522B2 (en) | 2002-11-13 | 2005-05-17 | Carrier Corporation | Combined rankine and vapor compression cycles |
-
1981
- 1981-07-16 JP JP56111293A patent/JPS5812308A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6892522B2 (en) | 2002-11-13 | 2005-05-17 | Carrier Corporation | Combined rankine and vapor compression cycles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970019795A (ko) | 다층 회로기판 및 그 제조방법 | |
| JP3094993B2 (ja) | 電子部品の製造方法 | |
| JP3164068B2 (ja) | 電子部品及びその製造方法 | |
| JPS5812308A (ja) | 厚膜抵抗回路基板の製造方法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JPS6155797B2 (ja) | ||
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JPS59115589A (ja) | 立体配線形成方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPH02228092A (ja) | 両面配線基板の製造方法 | |
| JPS6156496A (ja) | 混成集積回路装置用基板 | |
| JPH04226097A (ja) | 多層配線基板の製造方法 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPS59207691A (ja) | 多層配線基板の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPS6081899A (ja) | セラミツク基板の形成方法 | |
| US20020171530A1 (en) | Production method of thin film passive element formed on printed circuit board and thin film passive element produced by the method | |
| JPS6085595A (ja) | 配線回路基板の製造方法 |