JPS58123329A - 自動同期装置 - Google Patents
自動同期装置Info
- Publication number
- JPS58123329A JPS58123329A JP57006621A JP662182A JPS58123329A JP S58123329 A JPS58123329 A JP S58123329A JP 57006621 A JP57006621 A JP 57006621A JP 662182 A JP662182 A JP 662182A JP S58123329 A JPS58123329 A JP S58123329A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- counter
- output
- phase angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は発電機を起動して系統に並列する場合、自動的
に遮断器に投入指令を与える自動同期装置に関するもの
である。
に遮断器に投入指令を与える自動同期装置に関するもの
である。
従来この種の装置として第１図に示すものがあった。第
１図において、（１）は系統にａｔ断器（２） Ｋより
並列される交流発電機であｐ、ａｗｒ器（２）の両端に
は発電機側及び系統側の各々の正弦波電圧を電圧する計
器用変圧器（８）、（４）が接続さｎており、こｎら変
圧器（８）、（４）の二次側には、以下に述べる構成要
素からなる自動同期装置図が接続さｎている。
１図において、（１）は系統にａｔ断器（２） Ｋより
並列される交流発電機であｐ、ａｗｒ器（２）の両端に
は発電機側及び系統側の各々の正弦波電圧を電圧する計
器用変圧器（８）、（４）が接続さｎており、こｎら変
圧器（８）、（４）の二次側には、以下に述べる構成要
素からなる自動同期装置図が接続さｎている。
（５）、（６）は各々計器用変圧器（８）、（４）の二
次側に接続さｎｆｃ補助変圧器、（７ンは補助変圧器（
５ン、（６）の二次側交流電圧を整流する全波整流器、
（８）及び（ロ）はコンデンサ、（９）はコンデンサ（
８）とともに全波歪流器（７）の出力域圧の高周波成分
をとり除く可変抵抗器、αＱは抵抗、（胸は進み位相角
設定回路（ロ）の出力と全数整流器（γ）の出力とを比
較する比較器で構成さｎた一定進み位相角検出器、ａ３
）は遮断器の投入時間を補償すべく衝進相差角を検出す
る遮断器の投入時間設定回路、（ロ）は−、定進み位相
角検出器（２）及び投入時間設定回路ＱＢ）の出力に基
づき同期投入信号を発生する同期投入信号発生回路、に
）は同期並列用出力接点である。
次側に接続さｎｆｃ補助変圧器、（７ンは補助変圧器（
５ン、（６）の二次側交流電圧を整流する全波整流器、
（８）及び（ロ）はコンデンサ、（９）はコンデンサ（
８）とともに全波歪流器（７）の出力域圧の高周波成分
をとり除く可変抵抗器、αＱは抵抗、（胸は進み位相角
設定回路（ロ）の出力と全数整流器（γ）の出力とを比
較する比較器で構成さｎた一定進み位相角検出器、ａ３
）は遮断器の投入時間を補償すべく衝進相差角を検出す
る遮断器の投入時間設定回路、（ロ）は−、定進み位相
角検出器（２）及び投入時間設定回路ＱＢ）の出力に基
づき同期投入信号を発生する同期投入信号発生回路、に
）は同期並列用出力接点である。
次に動作について説明する。系統側及び発電機側とも正
弦波の場合、補助変圧器（６）の二次コイルの極性は補
助変圧器（６）に比し逆にしてあり、発電機側の正弦波
の正負を逆にし九正弦波が系統側の正弦波と重畳されて
全波整波器（ηに入力さｎる。
弦波の場合、補助変圧器（６）の二次コイルの極性は補
助変圧器（６）に比し逆にしてあり、発電機側の正弦波
の正負を逆にし九正弦波が系統側の正弦波と重畳されて
全波整波器（ηに入力さｎる。
この場合に、二つの正弦波間において周波数差があると
、全訳整流器（γンの出力には第２図のムのようなうな
り電圧が発生する。こｎｔ−コンデンサ（８）と抵抗（
９）で高周波成分をとり除くと１第２図のＢのような直
流脈動電圧ができる。抵抗で構成さｎている進み位相角
設定回路（ロ）は第２図のＣ中のＤのような電圧を発生
させｔ該電圧と直流脈動電圧の大小を比較することによ
り一定進み位相角検出器（躊は第２図のΣのように同期
点に近い位相角間、１ＬＩになるような出力を出す。す
なわち、進み位相角設定回路（ロ）の抵抗値を変えｎば
検出する進み位相角は変化するようになる。なお、直流
脈動電圧が零になる時点が系統及び発電機側の正弦波電
圧の位相が一致した時、すなわち同期点であり、直流脈
動電圧が最大になる点が位相差１８０°であることを示
す。このように、第２図Ｂに示すＩｌ直流脈動電圧発電
機及び系統の正弦波電圧間の位相差にほぼ比例しており
、この直流脈動電圧を検出して所定の進み位相角を検出
する。
、全訳整流器（γンの出力には第２図のムのようなうな
り電圧が発生する。こｎｔ−コンデンサ（８）と抵抗（
９）で高周波成分をとり除くと１第２図のＢのような直
流脈動電圧ができる。抵抗で構成さｎている進み位相角
設定回路（ロ）は第２図のＣ中のＤのような電圧を発生
させｔ該電圧と直流脈動電圧の大小を比較することによ
り一定進み位相角検出器（躊は第２図のΣのように同期
点に近い位相角間、１ＬＩになるような出力を出す。す
なわち、進み位相角設定回路（ロ）の抵抗値を変えｎば
検出する進み位相角は変化するようになる。なお、直流
脈動電圧が零になる時点が系統及び発電機側の正弦波電
圧の位相が一致した時、すなわち同期点であり、直流脈
動電圧が最大になる点が位相差１８０°であることを示
す。このように、第２図Ｂに示すＩｌ直流脈動電圧発電
機及び系統の正弦波電圧間の位相差にほぼ比例しており
、この直流脈動電圧を検出して所定の進み位相角を検出
する。
一方、遮断器の投入時間を補償すべく位相差の漸進度合
を検出する投入時間設定回路Ｑ１１＞には、第２図のＦ
のように直流脈動電圧に比例するｔ流１ａが抵抗器を介
して入力し、さらに直流脈動電圧をコンデンサ＜１１）
により微分してｓｉｎ 波形からｃｏＩ仮形になった微
分電流 １１ｉを入力する。投入時間設定回路（Ｊ８）
は、こｎら電流’ａ ＊ ”６の和 １アが零アンペア
以下になったことを検出して出力する。すなわち第２図
のＦの２５ＹＯＮの所で出力を出す。
を検出する投入時間設定回路Ｑ１１＞には、第２図のＦ
のように直流脈動電圧に比例するｔ流１ａが抵抗器を介
して入力し、さらに直流脈動電圧をコンデンサ＜１１）
により微分してｓｉｎ 波形からｃｏＩ仮形になった微
分電流 １１ｉを入力する。投入時間設定回路（Ｊ８）
は、こｎら電流’ａ ＊ ”６の和 １アが零アンペア
以下になったことを検出して出力する。すなわち第２図
のＦの２５ＹＯＮの所で出力を出す。
なお、この出力２５ＹＯＮは、うなり周期が２倍になわ
ば微分電流 檀は半分となり、うなり周期が半分になｆ
ば微分電流 １１は２倍となるように、微分電流 １ｄ
の働きによって常に同期前一定時間前に出力さｎる特性
を有する。
ば微分電流 檀は半分となり、うなり周期が半分になｆ
ば微分電流 １１は２倍となるように、微分電流 １ｄ
の働きによって常に同期前一定時間前に出力さｎる特性
を有する。
同期投入信号発生回路に）は、一定進み位相角検出器（
２）の出力２５Ｘ及び投入時間設定回路０８）の出力２
５Ｙのいづｎが先に動作するかを判別し、出力２５Ｎが
動作してから出力２５Ｙが後に動作したときのみ、出力
２５Ｙの動作と同時に同期並列用出力接点（至）を閉じ
遮断器（２）を並列する。すなわち所定の進み位相角２
５Ｘｔ−進み位相角設定回路−）により大きく設定子ｎ
ば周波数差が大きい所でも遮断器（２）を投入でき、２
５Ｘ１に小さく設定すｎば周ａ数差が小さくならないと
遮断器（２）を投入できないのである。すなわち一定進
み位相角設定回ｙＩ（至）を１４整することによって投
入周数数差を限定でき、投入時間設定回路０８）によっ
て投入周波数差を補償しているのである。
２）の出力２５Ｘ及び投入時間設定回路０８）の出力２
５Ｙのいづｎが先に動作するかを判別し、出力２５Ｎが
動作してから出力２５Ｙが後に動作したときのみ、出力
２５Ｙの動作と同時に同期並列用出力接点（至）を閉じ
遮断器（２）を並列する。すなわち所定の進み位相角２
５Ｘｔ−進み位相角設定回路−）により大きく設定子ｎ
ば周波数差が大きい所でも遮断器（２）を投入でき、２
５Ｘ１に小さく設定すｎば周ａ数差が小さくならないと
遮断器（２）を投入できないのである。すなわち一定進
み位相角設定回ｙＩ（至）を１４整することによって投
入周数数差を限定でき、投入時間設定回路０８）によっ
て投入周波数差を補償しているのである。
なお、図示していないが、系統及び発電機間の電圧差が
規定値以下であることも条件に入ｎ％遮断器（２）への
投入指令は、電圧差及び周波数差が小さくなり、同期点
から投入時間分前の時点で発せらｎる。
規定値以下であることも条件に入ｎ％遮断器（２）への
投入指令は、電圧差及び周波数差が小さくなり、同期点
から投入時間分前の時点で発せらｎる。
従来の自動同期装置は以上の千うに構成さｒ３ているの
で、遮断器の投入時間設定回路αＢ）と一定進み位相角
設定回路（ロ）は製品毎に試験をして、遮断器投入時間
設定回路（ＩＢ）と可変抵抗器（９）の目盛の関係及び
進み位相角と進み位相角設定回路に）の目盛の関係を明
確にしたデータを多数つくっておかないと設定できなか
った。
で、遮断器の投入時間設定回路αＢ）と一定進み位相角
設定回路（ロ）は製品毎に試験をして、遮断器投入時間
設定回路（ＩＢ）と可変抵抗器（９）の目盛の関係及び
進み位相角と進み位相角設定回路に）の目盛の関係を明
確にしたデータを多数つくっておかないと設定できなか
った。
本発明は、上記のような従来のものの欠点を沫去するた
めになさｔＮたもので、試験時間の短縮化及び省人化の
達成のため、自動同期装置の遮断器投入時間設定回路及
び一定進み位相角検出回路をデジタル化することにより
、正常な動作を遂丁ことを確認するだけで、投入時間や
進み位相角に対するテストデータを採らなくてもデジタ
ル設定して使用できる自動同期装置１ｔを提供すること
を目的としている。
めになさｔＮたもので、試験時間の短縮化及び省人化の
達成のため、自動同期装置の遮断器投入時間設定回路及
び一定進み位相角検出回路をデジタル化することにより
、正常な動作を遂丁ことを確認するだけで、投入時間や
進み位相角に対するテストデータを採らなくてもデジタ
ル設定して使用できる自動同期装置１ｔを提供すること
を目的としている。
以下、本発明の一実施例を第６図〜第９図に即して祝明
する。第１図と同一、又は相当部分は同一符号で示す第
６図において％ ＩＪ） 、 １２８）は各々補助変圧
器（６）Ｉ （６） ＊介して入力される正弦波をスイ
ッチングして矩形波に隊換する矩形波変換回路、−１は
矩形波変換回路ｗ＋ ｓ （２８１の出力矩形波を入力
する排他的−理和ゲート（以下「Ｅｘ−ＯＲゲート」と
略称する）、叫は基準クロックパルス発生回路たる水晶
発振器（以下、「ｏＳＣ」と略称する］、（δ１）は第
７図に詳細を示す進み位相角を設定し、検出する進み位
相角検出回路、１３２１はこの進み位相角検出回路の出
力パルスを拡大する第７図に詳細を示すパルス幅延長回
路、綱は第５図に詳細を示す以下の構成要素より成る遮
断器の投入時間設定回路である。第５図においてｓ １
５１１ ｍ 閣は、各々パルスの立上りを検出し、骸立
上り時に１Ｌｌパルスを発生する立上り検出回路、μｓ
はパルスの立上りを検出しその後一定時間後に％Ｈｅと
なり該パルスの立下りで％ＬＩとなる立上９検出０Ｎ−
ＤＥＬＡＹ 回路、（５４１はパルスの立下りを検出し
該立下９時に％Ｌ＃パルスを発生する立下り検出回路、
燐はプリセット可能なアップカウンタ、ｔ５ｆｌｌｌｌ
は各々プリセット可能なダウンカウンタｓ １５８１
＊ ｖ＠ ＊ （−〜−及び−は各々ＩＣ０ＮＡＮＤ
回路、−はＩＣのインバータ回路、■■は任意設定個
数（Ｋ個ンのパルスの入力に対し１パルスを出力するに
進カウンタ、−９例は各々ＩＣの ＮＡＮＤ回路２個に
よる直結フリップフロツプ、（７０）はパルス幅拡大回
路、σｌ）はインバータである。進み位相角検出回路１
８１１及びパルス幅延長回路−の詳細を示す第７丙にお
いて％ ｆ８１） １ （１０１Ｊ、（１０８〕は各々
ＩＣのインバータ、（（至）はプリセット可能なダウン
カウンタ、瞬〜−はプルアップ抵抗、姉御−はプリセッ
ト用スイッチ、（１０２）はダイオード、（１０３，ｌ
は例えば１にΩの低抵抗、（１０４）は例えば１００に
Ωの高抵抗、（１０５Ｊは時間遅ｎを作るコンデンサ、
（１０６）、（１０７）は各々ＩＣのシュミット回路で
ある。
する。第１図と同一、又は相当部分は同一符号で示す第
６図において％ ＩＪ） 、 １２８）は各々補助変圧
器（６）Ｉ （６） ＊介して入力される正弦波をスイ
ッチングして矩形波に隊換する矩形波変換回路、−１は
矩形波変換回路ｗ＋ ｓ （２８１の出力矩形波を入力
する排他的−理和ゲート（以下「Ｅｘ−ＯＲゲート」と
略称する）、叫は基準クロックパルス発生回路たる水晶
発振器（以下、「ｏＳＣ」と略称する］、（δ１）は第
７図に詳細を示す進み位相角を設定し、検出する進み位
相角検出回路、１３２１はこの進み位相角検出回路の出
力パルスを拡大する第７図に詳細を示すパルス幅延長回
路、綱は第５図に詳細を示す以下の構成要素より成る遮
断器の投入時間設定回路である。第５図においてｓ １
５１１ ｍ 閣は、各々パルスの立上りを検出し、骸立
上り時に１Ｌｌパルスを発生する立上り検出回路、μｓ
はパルスの立上りを検出しその後一定時間後に％Ｈｅと
なり該パルスの立下りで％ＬＩとなる立上９検出０Ｎ−
ＤＥＬＡＹ 回路、（５４１はパルスの立下りを検出し
該立下９時に％Ｌ＃パルスを発生する立下り検出回路、
燐はプリセット可能なアップカウンタ、ｔ５ｆｌｌｌｌ
は各々プリセット可能なダウンカウンタｓ １５８１
＊ ｖ＠ ＊ （−〜−及び−は各々ＩＣ０ＮＡＮＤ
回路、−はＩＣのインバータ回路、■■は任意設定個
数（Ｋ個ンのパルスの入力に対し１パルスを出力するに
進カウンタ、−９例は各々ＩＣの ＮＡＮＤ回路２個に
よる直結フリップフロツプ、（７０）はパルス幅拡大回
路、σｌ）はインバータである。進み位相角検出回路１
８１１及びパルス幅延長回路−の詳細を示す第７丙にお
いて％ ｆ８１） １ （１０１Ｊ、（１０８〕は各々
ＩＣのインバータ、（（至）はプリセット可能なダウン
カウンタ、瞬〜−はプルアップ抵抗、姉御−はプリセッ
ト用スイッチ、（１０２）はダイオード、（１０３，ｌ
は例えば１にΩの低抵抗、（１０４）は例えば１００に
Ωの高抵抗、（１０５Ｊは時間遅ｎを作るコンデンサ、
（１０６）、（１０７）は各々ＩＣのシュミット回路で
ある。
次に本発明の動作について説明する。第３図において、
矩形波変換回路（句及び例は、各々、正入力のとき％Ｌ
ｌ出力、負入力のとき％Ｈｚ出力となるよう栴成さｎて
いる。この場合において、計器用変圧器（８）及び補助
変圧器（５） ｆｔ介して第４図ＢＵＳのような系統側
の正弦波電圧を矩形波変換回路１０１で矩形波に変換し
、−力計器用変圧器（４）及び補助変圧器（６）を介し
て第４図ＧＩＮのような発電機側の正弦１２１！電圧を
矩形波変換回路１２８）で矩形波に変形して、Ｆｔｘ−
ＯＲゲート剛に入力すると、Ｂｘ−ＯＲグ−ト四）には
第４図Ｇのような出力パルス列が発生する。すなわち、
第４図のＢＵＳ及びＧＥＭの交流電圧が同符号のときに
、ＥＸ−ＯＲゲート（２））は％Ｌｌを、異符号のとき
に％Ｈｚを出力する。このＥＸ−ＯＲゲート−１の出力
パルス列（第４図Ｇ）の％Ｈｌパルスのｌ１１１ｉ！を
検討すると、第４図より交流電圧ＢＵ８及びＧＥＭ間の
位相差がパルス幅に比例していることが判明する。この
交流電圧間の位相差に比例するＨｚ−ＯＲゲート−〇出
力パルス列Ｇは漸次、第５図に詳＃Ｉｔ示す投入時間設
定回路−及び第７図に詳細を示す進み位相角検出回路に
入力さｎる。第６１Ｇ及び第８図Ｇは、この入力パルス
列、すなわち、第４図Ｇｉ拡大して示し友ものである。
矩形波変換回路（句及び例は、各々、正入力のとき％Ｌ
ｌ出力、負入力のとき％Ｈｚ出力となるよう栴成さｎて
いる。この場合において、計器用変圧器（８）及び補助
変圧器（５） ｆｔ介して第４図ＢＵＳのような系統側
の正弦波電圧を矩形波変換回路１０１で矩形波に変換し
、−力計器用変圧器（４）及び補助変圧器（６）を介し
て第４図ＧＩＮのような発電機側の正弦１２１！電圧を
矩形波変換回路１２８）で矩形波に変形して、Ｆｔｘ−
ＯＲゲート剛に入力すると、Ｂｘ−ＯＲグ−ト四）には
第４図Ｇのような出力パルス列が発生する。すなわち、
第４図のＢＵＳ及びＧＥＭの交流電圧が同符号のときに
、ＥＸ−ＯＲゲート（２））は％Ｌｌを、異符号のとき
に％Ｈｚを出力する。このＥＸ−ＯＲゲート−１の出力
パルス列（第４図Ｇ）の％Ｈｌパルスのｌ１１１ｉ！を
検討すると、第４図より交流電圧ＢＵ８及びＧＥＭ間の
位相差がパルス幅に比例していることが判明する。この
交流電圧間の位相差に比例するＨｚ−ＯＲゲート−〇出
力パルス列Ｇは漸次、第５図に詳＃Ｉｔ示す投入時間設
定回路−及び第７図に詳細を示す進み位相角検出回路に
入力さｎる。第６１Ｇ及び第８図Ｇは、この入力パルス
列、すなわち、第４図Ｇｉ拡大して示し友ものである。
次に、投入時間設定回路１８８１の動作について説明す
る。第１の立上り検出回路φ１）は投入時間設定回＊ｎ
の入力パルス列Ｇの立上りを検出して第６図Ａのような
波形を出力する。この場合、検出パルスｍは、例えば１
マイクロ秒（以ゝ下「１μｓ」と略称する）のように短
かく設定する。第２の立上り検出回路φ４は、第１の立
上り検出回路１５１）の出力パルスの立上りを検出する
。すなわち、第２の立上り検出回路−の出力パルス（第
６図Ｂ）は投入時間設定回路（８３１への矩形波入力か
ら第１の立上り侠出回路昏１）の■Ｉパルス時間福遅ｎ
て％Ｌｔパルスヲ発生する。立上り０Ｎ−ＤＥＬＡＹ
検出回路（頻は矩形波入力Ｇが立上ってから一定時間後
に箋Ｈｌどなる第６図Ｃのような出力を発生し、パルス
列Ｇの立下りと共に％Ｌ＃となる。この一定時間も非常
に短かい時間、例えば６μｓ ぐらいに設定する。立下
Ｖ＠出回路（５４１は矩形波入力Ｇの立下りを検出する
もので、第６図りのように立下り時点で％ＬＩハルスを
発生する。アップカウンタＸ−はパルス列Ｇの各矩形波
パルス幅を２進デジタル値に変換して検出するもので、
矩形波Ｇの立上９後１μＳ 後に、第２の立上り検出回
路ｉ５々の出力で零にプリセットしてからＯ２０ｌ８０
１の高周波パｋＸで立上ｖＯＮ−ＤＥＬＡＹ検出回路の
出力（第６図Ｃ）が％ＨＪＩＯ間だけカウントアツプす
る。 ］ ここでｏｓｃｔ３８１の周波数ＩＭＨｚ、正弦波電圧Ｇ
ＥＮまたはＢＵＳの周波数１−５０ Ｈ２とすると、矩
形波Ｇの最大幅は１ ／ （５０Ｈｚ Ｘ ２）＝ １
０ミリ秒（隙〕となり、最大幅のパルス数はＩＸｌ ０
’Ｘ１０Ｘ１０−”＝１０４ハルスとなる。すなわち、
パルス列の各パルス幅０〜１０ｍ５ｅｃは、アップカウ
ンタＸ−によシ０〜１０，０００／＜ルス（正確には最
初の３μ日 は発振パルスが入力さｎない几め０〜１０
，０００−５）に変換される。
る。第１の立上り検出回路φ１）は投入時間設定回＊ｎ
の入力パルス列Ｇの立上りを検出して第６図Ａのような
波形を出力する。この場合、検出パルスｍは、例えば１
マイクロ秒（以ゝ下「１μｓ」と略称する）のように短
かく設定する。第２の立上り検出回路φ４は、第１の立
上り検出回路１５１）の出力パルスの立上りを検出する
。すなわち、第２の立上り検出回路−の出力パルス（第
６図Ｂ）は投入時間設定回路（８３１への矩形波入力か
ら第１の立上り侠出回路昏１）の■Ｉパルス時間福遅ｎ
て％Ｌｔパルスヲ発生する。立上り０Ｎ−ＤＥＬＡＹ
検出回路（頻は矩形波入力Ｇが立上ってから一定時間後
に箋Ｈｌどなる第６図Ｃのような出力を発生し、パルス
列Ｇの立下りと共に％Ｌ＃となる。この一定時間も非常
に短かい時間、例えば６μｓ ぐらいに設定する。立下
Ｖ＠出回路（５４１は矩形波入力Ｇの立下りを検出する
もので、第６図りのように立下り時点で％ＬＩハルスを
発生する。アップカウンタＸ−はパルス列Ｇの各矩形波
パルス幅を２進デジタル値に変換して検出するもので、
矩形波Ｇの立上９後１μＳ 後に、第２の立上り検出回
路ｉ５々の出力で零にプリセットしてからＯ２０ｌ８０
１の高周波パｋＸで立上ｖＯＮ−ＤＥＬＡＹ検出回路の
出力（第６図Ｃ）が％ＨＪＩＯ間だけカウントアツプす
る。 ］ ここでｏｓｃｔ３８１の周波数ＩＭＨｚ、正弦波電圧Ｇ
ＥＮまたはＢＵＳの周波数１−５０ Ｈ２とすると、矩
形波Ｇの最大幅は１ ／ （５０Ｈｚ Ｘ ２）＝ １
０ミリ秒（隙〕となり、最大幅のパルス数はＩＸｌ ０
’Ｘ１０Ｘ１０−”＝１０４ハルスとなる。すなわち、
パルス列の各パルス幅０〜１０ｍ５ｅｃは、アップカウ
ンタＸ−によシ０〜１０，０００／＜ルス（正確には最
初の３μ日 は発振パルスが入力さｎない几め０〜１０
，０００−５）に変換される。
ダウンカウンタＹ９５ｆｌｌは、第６図のパルス波形Ｇ
の立上り時点で、その直前に発生した％ＨＩパルス幅に
比例したアップカウンターの出力をプリセットし九のち
、０８ＣＭの高周波パルス（ＩＭＨｚ）により第６図Ｃ
の１Ｈｚパルス幅の間だけダウンカウントする。第６図
ＹはダウンカウンタＹ―の波形出力を示す。すなわち、
ダウンカウンタＹｉ４は、パルス列Ｇの一つ前のパルス
幅からその直後のパルス幅の差に相当する時間を２進数
に変換し検出する。具体的に示すと、いま発電機側及び
系統側の正弦＋２２電圧ＧＫ、Ｎ及びＢＵＳ間の周波数
差Δｒを０．１Ｈ２，発電機側又は系統側の正弦波電圧
の何ｎか一方の周ａ数を５０ Ｈｚ とすると、第４
図の同期点間で示されるうなり電圧の周期はＴ ＝
１１０．ＩＨ２＝ １ ０ 秒 （ｓｅｃ）
（１）となり、パルス列Ｇの隣
合う二つのパルス幅の差は、時間で示すと となり、高周波パルス数で示すと、 となる。すなわち、ダウンカウンタＹ１４には１０進数
２０に相当する２進数がメモリさｎる。
の立上り時点で、その直前に発生した％ＨＩパルス幅に
比例したアップカウンターの出力をプリセットし九のち
、０８ＣＭの高周波パルス（ＩＭＨｚ）により第６図Ｃ
の１Ｈｚパルス幅の間だけダウンカウントする。第６図
ＹはダウンカウンタＹ―の波形出力を示す。すなわち、
ダウンカウンタＹｉ４は、パルス列Ｇの一つ前のパルス
幅からその直後のパルス幅の差に相当する時間を２進数
に変換し検出する。具体的に示すと、いま発電機側及び
系統側の正弦＋２２電圧ＧＫ、Ｎ及びＢＵＳ間の周波数
差Δｒを０．１Ｈ２，発電機側又は系統側の正弦波電圧
の何ｎか一方の周ａ数を５０ Ｈｚ とすると、第４
図の同期点間で示されるうなり電圧の周期はＴ ＝
１１０．ＩＨ２＝ １ ０ 秒 （ｓｅｃ）
（１）となり、パルス列Ｇの隣
合う二つのパルス幅の差は、時間で示すと となり、高周波パルス数で示すと、 となる。すなわち、ダウンカウンタＹ１４には１０進数
２０に相当する２進数がメモリさｎる。
ダウンカウンタＺ １ｉ７１は、第６図Ｇのパルスカ心
ＬＩになる瞬間に、第６図りに示さｎる立下り検出回路
−の出力パルスで、直前の矩形ｆｉｌ ／＜ルス幅（第
６図Ｇ）に比例したアップカウンタＸ−の出力をプリセ
ットする。ダウンカウンタＹ輪は、立上り検出０Ｎ−Ｄ
ＥＬＡＹ 回路−の出力（第６図Ｃ）が１ＨＩのときは
、 ＮＡＮＤ 回路−の出力が％ＬＩ％ＷＡＮＤ 回路
−の出力が％Ｈ１となる次めに進カウンタ旬の出力に拘
らずＨＡＮＤ回路−を介してｏ ｓ ｃ ＠ｏ）の発振
周波数（ＩＭＨｚ）＋：のものでダウンカウントする。
ＬＩになる瞬間に、第６図りに示さｎる立下り検出回路
−の出力パルスで、直前の矩形ｆｉｌ ／＜ルス幅（第
６図Ｇ）に比例したアップカウンタＸ−の出力をプリセ
ットする。ダウンカウンタＹ輪は、立上り検出０Ｎ−Ｄ
ＥＬＡＹ 回路−の出力（第６図Ｃ）が１ＨＩのときは
、 ＮＡＮＤ 回路−の出力が％ＬＩ％ＷＡＮＤ 回路
−の出力が％Ｈ１となる次めに進カウンタ旬の出力に拘
らずＨＡＮＤ回路−を介してｏ ｓ ｃ ＠ｏ）の発振
周波数（ＩＭＨｚ）＋：のものでダウンカウントする。
一方％＠６図の矩形波Ｇが１ＬＩとなると、立上り検出
０Ｎ−１）ＩＣＬＡＹ 回路−の出力（第６図Ｃンが％
ＬＩとなるため、 ＨＡＮＤ 回路−の出力は％Ｈ＃
、 ＨＡＮＤ 回路−の出力も％ＨＩとなり 、
Ｋ パルス入力で１パルスを出力するに進カウンタ則の
出力パルスでダウンカウンタＹ―はダウンカウントする
。第６図Ｍにこの場合の波形を示す。このダウンカウン
トにより、カウント値が零になると、ダウンカウンタＹ
−はボロー出力（ＢＲＯ，ｌを出力し、第１のクリップ
フロングーを反転させて、ＮＡＮＤ 回路１６ＩＩＩＫ
％Ｌｌ入力を入ｎダウンカウンタｚ節のダウンカウント
を中止させる。換言すれば、ダウンカウンタＺ ０７＋
は第６図Ｇの最新パルスのパルス幅をプリセットした後
、正弦電圧間の周波数差ΔＦに比例する直前パルス幅か
ら最新のパルス幅の差（例えば、前述の２０パルスノを
ダウンカウンタＹｉｌｌｌｌがメモリした時点から、こ
のパルス幅の差を示すパルス１個につ１！に個のパルス
づつダウンカウントし、ダウンカウンタＹＱ）１１）の
出力が零になつ九時点でダウンカウントを中止す、る。
０Ｎ−１）ＩＣＬＡＹ 回路−の出力（第６図Ｃンが％
ＬＩとなるため、 ＨＡＮＤ 回路−の出力は％Ｈ＃
、 ＨＡＮＤ 回路−の出力も％ＨＩとなり 、
Ｋ パルス入力で１パルスを出力するに進カウンタ則の
出力パルスでダウンカウンタＹ―はダウンカウントする
。第６図Ｍにこの場合の波形を示す。このダウンカウン
トにより、カウント値が零になると、ダウンカウンタＹ
−はボロー出力（ＢＲＯ，ｌを出力し、第１のクリップ
フロングーを反転させて、ＮＡＮＤ 回路１６ＩＩＩＫ
％Ｌｌ入力を入ｎダウンカウンタｚ節のダウンカウント
を中止させる。換言すれば、ダウンカウンタＺ ０７＋
は第６図Ｇの最新パルスのパルス幅をプリセットした後
、正弦電圧間の周波数差ΔＦに比例する直前パルス幅か
ら最新のパルス幅の差（例えば、前述の２０パルスノを
ダウンカウンタＹｉｌｌｌｌがメモリした時点から、こ
のパルス幅の差を示すパルス１個につ１！に個のパルス
づつダウンカウントし、ダウンカウンタＹＱ）１１）の
出力が零になつ九時点でダウンカウントを中止す、る。
具体例をもって示すと、遮断器（２）の投入時間を０．
１秒とすると、同期点から０．１秒手前のアップカウン
タＸ−の値は であり、パルス数に変換すると ０．２ １０．０ＯＯＸ−＝ ２００パルス （す０ となる。また、周波数差ΔＦ＝０．ＩＨｚ ならばダ
ウンカウンタＹに）の出力である相前後するパルス（第
６図Ｇ）の幅の差パルス数は（８）式のように２０パル
スであり、Ｋ進カウンタの刀を１０進に設定すｎば、ダ
ウンカウンタＺ １７１は２０パルス×１０＝２００パ
ルスで零となるため同期点より０．１秒手前で第６図Ｍ
のようにボロー出力（ＢＲＯ） ｖｉ−出力し第２の７
リツプフロツプ勢）を反転させてインバータ箇）から％
Ｌｌ出力を発、、、Ｑする。このインバー／ （７１）
からの−ＬＩ出力が同期前一定時間を検出した投入時間
設定回路−の出力となる。
１秒とすると、同期点から０．１秒手前のアップカウン
タＸ−の値は であり、パルス数に変換すると ０．２ １０．０ＯＯＸ−＝ ２００パルス （す０ となる。また、周波数差ΔＦ＝０．ＩＨｚ ならばダ
ウンカウンタＹに）の出力である相前後するパルス（第
６図Ｇ）の幅の差パルス数は（８）式のように２０パル
スであり、Ｋ進カウンタの刀を１０進に設定すｎば、ダ
ウンカウンタＺ １７１は２０パルス×１０＝２００パ
ルスで零となるため同期点より０．１秒手前で第６図Ｍ
のようにボロー出力（ＢＲＯ） ｖｉ−出力し第２の７
リツプフロツプ勢）を反転させてインバータ箇）から％
Ｌｌ出力を発、、、Ｑする。このインバー／ （７１）
からの−ＬＩ出力が同期前一定時間を検出した投入時間
設定回路−の出力となる。
同様に、周波数差ΔＦ ＝ ０．０５Ｈｚ のときは、
うなり電圧の周期はＴ ＝ １１０，０５ ＝ ２０
ｓｅｃで壱り、同期点から０．１秒手前のアップカウン
タＸ−の値はとなり、パルス数に変換すると となる。また、ダウンカウンタＹ−のパルス幅の差出力
は、周ｔｉＬａ差Ｉ Ｆ ＝ ０．０５Ｈｚ ｆｘ Ｇ
）ｔｄ １０パルスであり、Ｋ進カウンタ１６］）は、
１０進に設定すｎば、ダウンカウンタｚＨは１ｏパルス
×１０＝１００パルスで零となるためΔＦが０．ＩＨｌ
のときと同様に同期点から０，１秒手前でボロー出力１
＠ｔｏ）を出力する。
うなり電圧の周期はＴ ＝ １１０，０５ ＝ ２０
ｓｅｃで壱り、同期点から０．１秒手前のアップカウン
タＸ−の値はとなり、パルス数に変換すると となる。また、ダウンカウンタＹ−のパルス幅の差出力
は、周ｔｉＬａ差Ｉ Ｆ ＝ ０．０５Ｈｚ ｆｘ Ｇ
）ｔｄ １０パルスであり、Ｋ進カウンタ１６］）は、
１０進に設定すｎば、ダウンカウンタｚＨは１ｏパルス
×１０＝１００パルスで零となるためΔＦが０．ＩＨｌ
のときと同様に同期点から０，１秒手前でボロー出力１
＠ｔｏ）を出力する。
このように、Ｋ進カウンタ帆を１Ｇ進に設定子ｎば周波
数差ΔＦが変っても同期点前０．１秒にてインバータα
ｌ）が１Ｌｌ出力信号を発生する。なお、このに進カウ
ンタ（６３Ｊ ｔ ５進に設定すｎは同期点から０．０
５ 妙手前に、２０進に設定すれば０．２秒手前にダウ
ンカウンタＺ ６７１が出力できるので、Ｋ進カウンタ
蜘の設定を調整することにより、所定の遮断器投入時間
に合致した設定が可能である。
数差ΔＦが変っても同期点前０．１秒にてインバータα
ｌ）が１Ｌｌ出力信号を発生する。なお、このに進カウ
ンタ（６３Ｊ ｔ ５進に設定すｎは同期点から０．０
５ 妙手前に、２０進に設定すれば０．２秒手前にダウ
ンカウンタＺ ６７１が出力できるので、Ｋ進カウンタ
蜘の設定を調整することにより、所定の遮断器投入時間
に合致した設定が可能である。
次に、進み位相角検出回路４８１１及びパルス幅延長回
路−の動作について説明する。なお、第７図における進
み位相角検出回路φ１）は、実際の場合は４ビツト２進
カウンターを２個以上、直列に接続して用いているが、
ここでは説明を簡単にするため、１！１０４ピツト２進
カウンターを有するものについて考える。
路−の動作について説明する。なお、第７図における進
み位相角検出回路φ１）は、実際の場合は４ビツト２進
カウンターを２個以上、直列に接続して用いているが、
ここでは説明を簡単にするため、１！１０４ピツト２進
カウンターを有するものについて考える。
いま、ダウンカウンタ−のプリセット用スイッチ（資）
〜（８９１ｆ ＯＮにして端子ＤＡ 、ＤＢ及びＤＣに
ＯＶ（％’１．１）を与える一方、プリセット用スイッ
チ（明をＯＦＦ Ｌ、て端子ｒ、Ｄに５Ｖ（％Ｈりを与
える。ダウンカウンタ（（至）のＬＯＡＤ を％ＬＩ
にするとスイッチ（籾〜（峙てセットしたＤＡ〜ＤＤの
データ（２進数１０００、すなわち１０進数８）ｔプリ
セットする。
〜（８９１ｆ ＯＮにして端子ＤＡ 、ＤＢ及びＤＣに
ＯＶ（％’１．１）を与える一方、プリセット用スイッ
チ（明をＯＦＦ Ｌ、て端子ｒ、Ｄに５Ｖ（％Ｈりを与
える。ダウンカウンタ（（至）のＬＯＡＤ を％ＬＩ
にするとスイッチ（籾〜（峙てセットしたＤＡ〜ＤＤの
データ（２進数１０００、すなわち１０進数８）ｔプリ
セットする。
Ｅｘ−ＯＲゲート１２９＋の出力パルス列である第８図
Ｇの出力が％ＨＩのとき、インバータの出力ｆ＠ ｓ
Ｌ ＃にな９、ダウンカウンタｔ８２１は第８図Ｍのよ
うにリセットしたことになる。ダウンカウンタ−の端子
Ｔｕを％ＨＩ（＋５ｖ）にしてＴＤにｏｓｃ（ＢＯ）
ｏ高周波パルスを与えるとダウンカウントする。
Ｇの出力が％ＨＩのとき、インバータの出力ｆ＠ ｓ
Ｌ ＃にな９、ダウンカウンタｔ８２１は第８図Ｍのよ
うにリセットしたことになる。ダウンカウンタ−の端子
Ｔｕを％ＨＩ（＋５ｖ）にしてＴＤにｏｓｃ（ＢＯ）
ｏ高周波パルスを与えるとダウンカウントする。
すなわち、第８図Ｍのようにパルス列Ｇの％ＬＩパルス
の長さ、換言すｎばパルス列Ｇの相前後する％Ｈ１／＜
ルス関の間隔を、０ＳＣ−の高周波パルス数で測定する
もので、１０進数８にプリセットされたものを１つずつ
ダウンしていく。ダウンカウンタ−の出力値が１０１に
なるとＢＲＯ端子から％Ｌｌハルパル第８図Ｍのように
出力さｎる。すなわち、発電機側及び系統側の正弦波電
圧間の位相幅は逆比例的に増加していくので、実際には
％Ｌｌパルスの長さが所定値（スイッチ釧〜−でセット
可能９以上にて進み位相角検出回路−１の出力に％ＬＩ
パルスを発生する。このように、進み位相角検出回路−
）の出力（第す図Ｎ）には、位相差が一定値以下のとき
、第８図Ｇのパルス列の一サイ９クル毎に１回、％ＬＩ
パルスが発生する。
の長さ、換言すｎばパルス列Ｇの相前後する％Ｈ１／＜
ルス関の間隔を、０ＳＣ−の高周波パルス数で測定する
もので、１０進数８にプリセットされたものを１つずつ
ダウンしていく。ダウンカウンタ−の出力値が１０１に
なるとＢＲＯ端子から％Ｌｌハルパル第８図Ｍのように
出力さｎる。すなわち、発電機側及び系統側の正弦波電
圧間の位相幅は逆比例的に増加していくので、実際には
％Ｌｌパルスの長さが所定値（スイッチ釧〜−でセット
可能９以上にて進み位相角検出回路−１の出力に％ＬＩ
パルスを発生する。このように、進み位相角検出回路−
）の出力（第す図Ｎ）には、位相差が一定値以下のとき
、第８図Ｇのパルス列の一サイ９クル毎に１回、％ＬＩ
パルスが発生する。
次に、パルス幅延長回路瞥の動作を説明する。
第７図において、ダイオード（１０２Ｊはインバータ（
１０１Ｊの出力が−Ｈｌのとき、すなわち進み位相角検
出回路四）の出力Ｎが％ＬＩのときのみ導通して低抵抗
（１０３）を導通させると低抵抗（１０３Ｊと高抵抗（
１０４，ｌが並列になる次め合成抵抗は低くなりコンデ
ンサ（１０５，ｌを早く光電し、コンデンサ（１０５）
の端子電圧は急速に上昇する。一方、インバータ（１０
１Ｊの出力が％Ｌｌのときは、ダイオード（１０２Ｊが
不導通のため、高抵抗（１０４）のみが導通してコンデ
ンサ（１０５）の蓄積エネルギーを放電するため、放電
時間は長くなり、第９図Ｐのような出力波形となる。シ
ュミットトリガ−回路（１０６）及び（１０７）でフリ
ップフロップ回路を構成しており、コンデンサ（１０５
，）の端子電圧がある値以上に放電したとき、シュミッ
トトリガ−回路（１０７Ｊの入力は１Ｌｌとなる。
１０１Ｊの出力が−Ｈｌのとき、すなわち進み位相角検
出回路四）の出力Ｎが％ＬＩのときのみ導通して低抵抗
（１０３）を導通させると低抵抗（１０３Ｊと高抵抗（
１０４，ｌが並列になる次め合成抵抗は低くなりコンデ
ンサ（１０５，ｌを早く光電し、コンデンサ（１０５）
の端子電圧は急速に上昇する。一方、インバータ（１０
１Ｊの出力が％Ｌｌのときは、ダイオード（１０２Ｊが
不導通のため、高抵抗（１０４）のみが導通してコンデ
ンサ（１０５）の蓄積エネルギーを放電するため、放電
時間は長くなり、第９図Ｐのような出力波形となる。シ
ュミットトリガ−回路（１０６）及び（１０７）でフリ
ップフロップ回路を構成しており、コンデンサ（１０５
，）の端子電圧がある値以上に放電したとき、シュミッ
トトリガ−回路（１０７Ｊの入力は１Ｌｌとなる。
：：１゜
すなわち、進み位相角検出回路−）の出力パルス列（第
９図Ｎｕにおいて、％Ｌｌパルス数が１パルスのときは
該パルス幅を延長する動作をする。ま友、上述％Ｌｌパ
ルス数が複数個一定間隔ごとに発生したときは、該パル
スを連続のものに変換して、板径のパルスから一定時限
後にＯＦＦとなる（第９図Ｑ）。
９図Ｎｕにおいて、％Ｌｌパルス数が１パルスのときは
該パルス幅を延長する動作をする。ま友、上述％Ｌｌパ
ルス数が複数個一定間隔ごとに発生したときは、該パル
スを連続のものに変換して、板径のパルスから一定時限
後にＯＦＦとなる（第９図Ｑ）。
同期投入信号発生回路（ロ）は、第１図に示す従来のも
のと同一であり、パルス幅延長回路−の出力２５ｘ１本
発明の投入時間設定回路−）の出力２５Ｙのいづｎが先
に動作するかを判別し、出力２５点（至）を閉じ遮断器
（２）を並列する。
のと同一であり、パルス幅延長回路−の出力２５ｘ１本
発明の投入時間設定回路−）の出力２５Ｙのいづｎが先
に動作するかを判別し、出力２５点（至）を閉じ遮断器
（２）を並列する。
進み位相角検出回路−）の設定を６．６°に設定すると
、パルス幅延長回路−の出力２５ＸがＯＮするのは同期
点から 周波数差 前となる。それ故、同期投入信号発生回路σ４の投入指
令は、周波数差ΔＦが０．ＩＨｚ以下で同期前０．１秒
となり、投入周波数差は進み位相角を３．６°に設定す
ｎば０．ＩＨｚとなる。同様に、進み位相角を７．２°
に設定すｎば周波数差ΔＦ −０，２Ｈｚ以下で投入可
能であり、進み位相角ｔ−１，８°に設定ｔｆ″ＬばΔ
Ｆ −０，０５Ｈｚ 以下で投入可能となる。このよ
うに、進み位相角検出回路１８１１は、投入可能周波数
差を設定することになる。
、パルス幅延長回路−の出力２５ＸがＯＮするのは同期
点から 周波数差 前となる。それ故、同期投入信号発生回路σ４の投入指
令は、周波数差ΔＦが０．ＩＨｚ以下で同期前０．１秒
となり、投入周波数差は進み位相角を３．６°に設定す
ｎば０．ＩＨｚとなる。同様に、進み位相角を７．２°
に設定すｎば周波数差ΔＦ −０，２Ｈｚ以下で投入可
能であり、進み位相角ｔ−１，８°に設定ｔｆ″ＬばΔ
Ｆ −０，０５Ｈｚ 以下で投入可能となる。このよ
うに、進み位相角検出回路１８１１は、投入可能周波数
差を設定することになる。
な訃、図示していないが、本発明においても、系統側及
び発電機側間の電圧差を電圧差検出回路で検出し、該電
圧差が規定値以下になったことも条件に入ｎ１電圧差及
び周波数差が共に小さくなつ九時に投入指令を発するこ
とは当然でるる。
び発電機側間の電圧差を電圧差検出回路で検出し、該電
圧差が規定値以下になったことも条件に入ｎ１電圧差及
び周波数差が共に小さくなつ九時に投入指令を発するこ
とは当然でるる。
上述の説明においては、０８Ｃ９３０）の周波数は１Ｍ
Ｈ２として述べ友が、この周波数をカウンタが製作する
限界まで上昇すｎば精度が向上することは明らかである
。ま几、上記説明ではアップカウンタＸ■、ダウンカウ
ンタＹ−及びダウンカウンタ２鰐は２進カウンタで説明
したが２進化１０進カウンタ（ＢＣＤカウンタ］でも同
様な効果を奏することは明らかである。
Ｈ２として述べ友が、この周波数をカウンタが製作する
限界まで上昇すｎば精度が向上することは明らかである
。ま几、上記説明ではアップカウンタＸ■、ダウンカウ
ンタＹ−及びダウンカウンタ２鰐は２進カウンタで説明
したが２進化１０進カウンタ（ＢＣＤカウンタ］でも同
様な効果を奏することは明らかである。
更に、本発明の進み位相角検出回路１８Ｎ）はダウンカ
ウンタ■により進み位相角を検出する構成となっている
がアップカウンタにより検出してもよいことは当然で６
９、ま友、説明においては位相差に逆比例する％Ｌ＃状
態の間隔で進み位相角を検出する構成となっていたが位
相差に比例する％Ｈｅ状悪のパルス幅で進み位相角を検
出してもよいことは明らかである。
ウンタ■により進み位相角を検出する構成となっている
がアップカウンタにより検出してもよいことは当然で６
９、ま友、説明においては位相差に逆比例する％Ｌ＃状
態の間隔で進み位相角を検出する構成となっていたが位
相差に比例する％Ｈｅ状悪のパルス幅で進み位相角を検
出してもよいことは明らかである。
以上のように、本発明の自動同期装置においては、投入
時間設定回路及び進み位相角検出回路を共にデジタル設
定したため、進み位相角設定回路の目盛と各周波数差に
おける同期前一定時間の試験データをとらなくても使用
可能であるので、試験時間を大幅に短縮できるとともに
、投入指令もコンデンサの容量変化や、リップルの影響
等の誤差に拘りなく水晶発振器の周波−の安定度により
尚ｎ度化さｎるという効果を有する。
時間設定回路及び進み位相角検出回路を共にデジタル設
定したため、進み位相角設定回路の目盛と各周波数差に
おける同期前一定時間の試験データをとらなくても使用
可能であるので、試験時間を大幅に短縮できるとともに
、投入指令もコンデンサの容量変化や、リップルの影響
等の誤差に拘りなく水晶発振器の周波−の安定度により
尚ｎ度化さｎるという効果を有する。
第１Ｎは従来の自動同期装置を示すブロック図、第２図
Ａ−Ｆは第１図の自動同期装置の各部動作波形図、第３
図は本発明の自動同期装置の一実画例を示すブロック図
、第４図ＢＵＳ〜２５Ｙは第３図の自動同期装置の各部
動作鼓形ス、第５図は本発明の自動同期装置における投
入時間設定回路のブロック図、第６図は第５図の投入時
間設定回路の各部動作波形図、第７図は本発明の自動同
期装置ｆにおける進み位相角検出回路及びパルス幅延長
回路の回路図、第８図は第７図の進み位相角検出回路の
タイムチャート、第９図は第７図のパルス幅延長回路の
各部動作波形図である。 （１）：交流発電機 （２） ： ！！断器（８１
＊ （４） ｓ （５１＊ （６） ：変圧器（７）
：全１１１１流器 （農、 ｆａｌｌ ：進み位相角検出器α呻＊ ｔａ８
１ ：投入時間判定回路：：′、、。 ０彎：同期投入信号発生回路 （ロ）：進み位相角設定回路 ■：自動同期装置 γｊ、（至））：矩形波変換回路
メに 嘆）：排他的論 −ト １１１Ｇ） ：水晶発振器 瞥：ノクルス幅延長回
路＋５１） ｅ Ｈ：パルス立上り検出回路−：立上り
検出０Ｎ−ＤＥＬＡＹ 回路Ｈ：パルス立下シ検出回
路 ４５１ ニアツブカウンタ ー鰐−：ダウンカウンタ ［ｍｌ：フリップフロップ （１０６）（１０７）：シュミット回路なお、図中、同
一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
Ａ−Ｆは第１図の自動同期装置の各部動作波形図、第３
図は本発明の自動同期装置の一実画例を示すブロック図
、第４図ＢＵＳ〜２５Ｙは第３図の自動同期装置の各部
動作鼓形ス、第５図は本発明の自動同期装置における投
入時間設定回路のブロック図、第６図は第５図の投入時
間設定回路の各部動作波形図、第７図は本発明の自動同
期装置ｆにおける進み位相角検出回路及びパルス幅延長
回路の回路図、第８図は第７図の進み位相角検出回路の
タイムチャート、第９図は第７図のパルス幅延長回路の
各部動作波形図である。 （１）：交流発電機 （２） ： ！！断器（８１
＊ （４） ｓ （５１＊ （６） ：変圧器（７）
：全１１１１流器 （農、 ｆａｌｌ ：進み位相角検出器α呻＊ ｔａ８
１ ：投入時間判定回路：：′、、。 ０彎：同期投入信号発生回路 （ロ）：進み位相角設定回路 ■：自動同期装置 γｊ、（至））：矩形波変換回路
メに 嘆）：排他的論 −ト １１１Ｇ） ：水晶発振器 瞥：ノクルス幅延長回
路＋５１） ｅ Ｈ：パルス立上り検出回路−：立上り
検出０Ｎ−ＤＥＬＡＹ 回路Ｈ：パルス立下シ検出回
路 ４５１ ニアツブカウンタ ー鰐−：ダウンカウンタ ［ｍｌ：フリップフロップ （１０６）（１０７）：シュミット回路なお、図中、同
一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- 【特許請求の範囲】 （１）発電機を起動して系統に並列する場合に遮断器に
投入指゛令を与える自動同期装置において、系統側の正
弦波電圧を矩形波に変換する第１の矩形波変換回路と、
発電機側の正弦波電圧を矩形波に変換する第２の矩形波
変換回路と、これら第１及び第２の矩形波変換回路の出
力を入力し゛前記二つの正弦波電圧間の位相差に比例し
たパルス幅を有するパルス列に変換する排他的論理和ゲ
ートと、該パルス列の％ＨＩ又は％Ｌｌパルス発生期間
中にプリセットし、パルス列の相前後するパルス間隔若
しくはパルス幅の期間、基準クロックパルス発生回路の
高周波パルスでカウントダウン若しくはカウントアンプ
することにより所定の進み位相角を検出する進み位相角
検出回路と、該進み位相角検出回路の出力パルス幅を拡
大するパルス幅延長回と、前記排他的論理和ゲートの出
力パルス列の各パルス幅を前記高周波パルスによシカラ
ントアップして検出する第１のカウンタと、該第１のカ
ウンタの直曲のパルス幅に応するカウント数をプリセッ
トした後最新のパルス幅の間たけ前記測周波パルスによ
りダウンカウントしてパルス列の前後のパルス幅の差全
検出する第２のカウンタと、該パルス幅の差を第２のカ
ウンタが検出した時点で前記第１のカウンタの最新のパ
ルス幅に応するカウント数をプリセットし前記第２のカ
ウンタの歪の値かに進カウンタの出力パルスによりダウ
ンカウントし零になるまで前記高周波パルスでダウンカ
ウントし同期前一定時間を検出する第５のカウンタと、
前記第２のカウンタの出力が零になるとこｎを記憶し該
第３のカウンタへの前記高周波パルスの入力を阻止する
入力阻止回路と、前記第６のカウンタの出力が零となる
とこｎを記憶する記憶素子と、遮断器への同期投入信号
を発生する同期投入信号発生回路とを備え、蚊同期投入
信号発生回路は前記パルス幅延長回路の出力パルスの後
、前記記憶素子を介して出力される第３のカウンタの出
力パルスが発生した場合にのみ遮断器へ投入指令を発す
る構成とし次ことを特徴とする自動同期装置。 （２）上記第１．第２及び第３のカウンタが２進カウン
タであることｔ−特徴とする特許請求の範囲第１項記載
の自動同期装置。 （８）上記第１．第２及び第３のカウンタが２進化１０
進カウンタであることを特徴とする特許請求の範囲謔１
項記載の自動同期装置。 （４）系統側及び発電機側の電圧間の差を検出する電圧
差検出回路を設け、該電圧差検出回路の出力及び上記パ
ルス幅延長回路の出力の論理積をとり、前記電圧差が過
大の場合、遮断器への投入指令を阻止する構成としたこ
とを特徴とする特許請求の範囲第１項、第２項または第
５項の何ｎかに記載の自動同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006621A JPS58123329A (ja) | 1982-01-18 | 1982-01-18 | 自動同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006621A JPS58123329A (ja) | 1982-01-18 | 1982-01-18 | 自動同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123329A true JPS58123329A (ja) | 1983-07-22 |
| JPS6334700B2 JPS6334700B2 (ja) | 1988-07-12 |
Family
ID=11643425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57006621A Granted JPS58123329A (ja) | 1982-01-18 | 1982-01-18 | 自動同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245430A (ja) * | 1984-05-16 | 1985-12-05 | 三洋電機株式会社 | インバ−タの並列運転投入方法 |
-
1982
- 1982-01-18 JP JP57006621A patent/JPS58123329A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245430A (ja) * | 1984-05-16 | 1985-12-05 | 三洋電機株式会社 | インバ−タの並列運転投入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6334700B2 (ja) | 1988-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4381450B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置 | |
| EP0668505A1 (en) | Dual comparator trigger circuit for glitch capture | |
| US20210064077A1 (en) | Timing circuit and timing method | |
| EP0372240A2 (en) | Zero voltage crossover detector for polyphase systems | |
| US2414107A (en) | Electronic timing apparatus | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JPS6334700B2 (ja) | ||
| CN110212892A (zh) | 一种高精度电能表可变阈值积分微分脉冲生成方法 | |
| JPS58127529A (ja) | 自動同期装置 | |
| JP4395155B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置 | |
| JPH04231882A (ja) | 電圧パルスの幅をモニターする方法及び回路 | |
| CN108375720B (zh) | 一种用于局放测试的相频追踪系统 | |
| JPH11237413A (ja) | 瞬時電圧低下検出回路 | |
| Arif | A simple and efficient method for accurate measurement and control of power frequency deviation | |
| JP2917278B2 (ja) | 位相差検出回路 | |
| JP3068039B2 (ja) | 同期判定装置 | |
| JPH0619695B2 (ja) | 誘導測定センサの位置決め方法及び回路 | |
| JP2671207B2 (ja) | テスターのタイミング発生器 | |
| SU756315A1 (ru) | Емкостное измерительное устройство 1 | |
| SU731414A1 (ru) | Электронные часы с коррекцией показаний | |
| JPS60170324A (ja) | 計時回路 | |
| JPS60244866A (ja) | 三相交流の電圧検出装置 | |
| JPH0323009B2 (ja) | ||
| JPS61295825A (ja) | 多相交流電源の瞬停検出装置 | |
| JPS55100739A (en) | Phase-difference detector |