JPS6334700B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は発電機を起動して系統に並列する場
合、自動的に遮断器に投入指令を与える自動同期
装置に関するものである。

従来この種の装置として第１図に示すものがあ
つた。第１図において、１は系統に遮断器２によ
り並列される交流発電機であり、遮断器２の両端
には発電機側及び系統側の各々の正弦波電圧を変
圧する計器用変圧器３，４が接続されており、こ
れら変圧器３，４の二次側には、以下に述べる構
成要素からなる自動同期装置２０が接続されてい
る。５，６は各々計器用変圧器３，４の二次側に
接続された補助変圧器、７は補助変圧器５，６の
二次側交流電圧を整流する全波整流器、８及び１
１はコンデンサ、９はコンデンサ８とともに全波
整流器７の出力電圧の高周波成分をとり除く可変
抵抗器、１０は抵抗、１２は進み位相角設定回路
１５の出力と全波整流器７の出力とを比較する比
較器で構成された一定進み位相角検出器、１３は
遮断器の投入時間を補償すべく漸進相差角を検出
する遮断器の投入時間設定回路、１４は一定進み
位相角検出器１２及び投入時間設定回路１３の出
力に基づき同期投入信号を発生する同期投入信号
発生回路、１６は同期並列用出力接点である。

次に動作について説明する。系統側及び発電機
側とも正弦波の場合、補助変圧器６の二次コイル
の極性は補助変圧器５に比し逆にしてあり、発電
機側の正弦波の正負を逆にした正弦波が系統側の
正弦波と重畳されて全波整波器７に入力される。
この場合に、二つの正弦波間において周波数差が
あると、全波整流器７の出力には第２図のＡのよ
うなうなり電圧が発生する。これをコンデンサ８
と抵抗９で高周波成分をとり除くと、第２図のＢ
のような直流脈動電圧ができる。抵抗で構成され
ている進み位相角設定回路１５は第２図のＣ中の
Ｄのような電圧を発生させ、該電圧と直流脈動電
圧の大小を比較することにより一定進み位相角検
出器１２は第２図のＥのように同期点に近い位相
角間、“Ｌ”になるような出力を出す。すなわち、
進み位相角設定回路１５の抵抗値を変えれば検出
する進み位相角は変化するようになる。なお、直
流脈動電圧が零になる時点が系統及び発電機側の
正弦波電圧の位相が一致した時、すなわち同期点
であり、直流脈動電圧が最大になる点が位相差
180゜であることを示す。このように、第２図Ｂに
示す直流脈動電圧は発電機及び系統の正弦波電圧
間の位相差にほぼ比例しており、この直流脈動電
圧を検出して所定の進み位相角を検出する。

一方、遮断器の投入時間を補償すべく位相差の
漸進度合を検出する投入時間設定回路１３には、
第２図のＦのように直流脈動電圧に比例する電流
i_aが抵抗１０を介して入力し、さらに直流脈動電
圧をコンデンサ１１により微分してsin波形から
cos波形になつた微分電流i_dを入力する。投入時
間設定回路１３は、これら電流i_a、i_dの和i_yが零
アンペア以下になつたことを検出して出力する。
すなわち第２図のＦの２５Ｙ ONの所で出力を
出す。なお、この出力２５Ｙ ONは、うなり周
期が２倍になれば微分電流i_dは半分となり、うな
り周期が半分になれば微分電流i_dは２倍となるよ
うに、微分電流i_dの働きによつて常に同期前一定
時間前に出力される特性を有する。

同期投入信号発生回路１４は、一定進み位相角
検出器１２の出力２５Ｘ及び投入時間設定回路１
３の出力２５Ｙのいづれが先に動作するかを判別
し、出力２５Ｘが動作してから出力２５Ｙが後に
動作したときのみ、出力２５Ｙの動作と同時に同
期並列用出力接点１６を閉じ遮断器２を並列す
る。すなわち所定の進み位相角２５Ｘを進み位相
角設定回路１５により大きく設定すれば周波数差
が大きい所でも遮断器２を投入でき、２５Ｘを小
さく設定すれば周波数差が小さくならないと遮断
器２を投入できないのである。すなわち一定進み
位相角設定回路１５を調整することによつて投入
周波数差を限定でき、投入時間設定回路１３によ
つて投入周波数差を補償しているのである。

なお、図示していないが、系統及び発電機間の
電圧差が規定値以下であることも条件に入れ、遮
断器２への投入指令は、電圧差及び周波数差が小
さくなり、同期点から投入時間分前の時点で発せ
られる。

従来の自動同期装置は以上のように構成されて
いるので、遮断器の投入時間設定回路１３と一定
進み位相角設定回路１５は製品毎に試験をして、
遮断器投入時間設定回路１３と可変抵抗器９の目
盛の関係及び進み位相角と進み位相角設定回路１
５の目盛の関係を明確にしたデータを多数つくつ
ておかないと設定できなかつた。

本発明は、上記のような従来のものの欠点を除
去するためになされたもので、試験時間の短縮化
及び省人化の達成のため、自動同期装置の遮断器
投入時間設定回路及び一定進み位相角検出回路を
デジタル化することにより、正常な動作を遂すこ
とを確認するだけで、投入時間や進み位相角に対
するテストデータを採らなくてもデジタル設定し
て使用できる自動同期装置を提供することを目的
としている。

以下、本発明の一実施例を第３図〜第９図に即
して説明する。第１図と同一、又は相当部分は同
一符号で示す第３図において、２７，２８は各々
補助変圧器５，６を介して入力される正弦波をス
イツチングして矩形波に変換する矩形波変換回
路、２９は矩形波変換回路２７，２８の出力矩形
波を入力する排他的論理和ゲート（以下「Ex−
ORゲート」と略称する）、３０は基準クロツク
パルス発生回路たる水晶発振器（以下、「OSC」
と略称する）、３１は第７図に詳細を示す進み位
相角を設定し、検出する進み位相角検出回路、３
２はこの進み位相角検出回路の出力パルスを拡大
する第７図に詳細を示すパルス幅延長回路、３３
は第５図に詳細を示す以下の構成要素より成る遮
断器の投入時間設定回路である。第５図におい
て、５１，５２は、各々パルスの立上りを検出
し、該立上り時に“Ｌ”パルスを発生する立上り
検出回路、５３はパルスの立上りを検出しその後
一定時間後に“Ｈ”となり該パルスの立下りで
“Ｌ”となる立上り検出ON−DELAY回路、５４
はパルスの立下りを検出し該立下り時に“Ｌ”パ
ルスを発生する立下り検出回路、５５はプリセツ
ト可能なアツプカウンタ、５６，５７は各々プリ
セツト可能なダウンカウンタ、５８，６０，６２
〜６５及び６９は各々ICのNAND回路、５９は
ICのインバータ回路、６１は任意設定個数（Ｋ
個）のパルスの入力に対し１パルスを出力するＫ
進カウンタ、６７，６８は各々ICのNAND回路
２個による直結フリツプフロツプ、７０はパルス
幅拡大回路、７１はインバータである。進み位相
角検出回路３１及びパルス幅延長回路３２の詳細
を示す第７図において、８１，１０１，１０８は
各々ICのインバータ、８２はプリセツト可能な
ダウンカウンタ、８３〜８６はプルアツプ抵抗、
８７〜９０はプリセツト用スイツチ、１０２はダ
イオード、１０３は例えば1KΩの低抵抗、１０
４は例えば100KΩの高抵抗、１０５は時間遅れ
を作るコンデンサ、１０６，１０７は各々ICの
シユミツト回路である。

次に本発明の動作について説明する。第３図に
おいて、矩形波変換回路２７及び２８は、各々、
正入力のとき“Ｌ”出力、負入力のとき“Ｈ”出
力となるよう構成されている。この場合におい
て、計器用変圧器９及び補助変圧器５を介して第
４図BUSのような系統側の正弦波電圧を矩形波
変換回路２７で矩形波に変換し、一方計器用変圧
器４及び補助変圧器６を介して第４図GENのよ
うな発電機側の正弦波電圧を矩形波変換回路２８
で矩波形に変形して、Ex−ORゲート２９に入力
すると、Ex−ORゲート２９には第４図Ｇのよう
な出力パルス列が発生する。すなわち、第４図の
BUS及びGENの交流電圧が同符号のときに、Ex
−ORゲート２９は“Ｌ”を、異符号のときに
“Ｈ”を出力する。このEx−ORゲート２９のパ
ルス列（第４図Ｇ）の“Ｈ”パルスの幅を検討す
ると、第４図より交流電圧BUS及びGEN間の位
相差がパルス幅に比例していることが判明する。
この交流電圧間の位相差に比例するEx−ORゲー
ト２９の出力パルス列Ｇは漸次、第５図に詳細を
示す投入時間設定回路３３及び第７図に詳細を示
す進み位相角検出回路に入力される。第６図Ｇ及
び第８図Ｇは、この入力パルス列、すなわち、第
４図Ｇを拡大して示したものである。

次に、投入時間設定回路３３の動作について説
明する。第１の立上り検出回路５１は投入時間設
定回路３３の入力パルス列Ｇの立上りを検出して
第６図Ａのような波形を出力する。この場合、検
出パルス幅は、例えば１マイクロ秒（以下
「1μS」と略称する）のように短かく設定する。
第２の立上り検出回路５２は、第１の立上り検出
回路５１の出力パルスの立上りを検出する。すな
わち、第２の立上り検出回路５２の出力パルス
（第６図Ｂ）は投入時間設定回路３３への矩形波
入力から第１の立上り検出回路５１の“Ｌ”パル
ス時間幅遅れて“Ｌ”パルスを発生する。立上り
ON−DELAY検出回路５３は矩形波入力Ｇが立
上つてから一定時間後に“Ｈ”となる第６図Ｃの
ような出力を発生し、パルス列Ｇの立下りと共に
“Ｌ”となる。この一定時間も非常に短かい時間、
例えば3μSぐらいに設定する。立下り検出回路５
４は矩形波入力Ｇの立下りを検出するもので、第
６図Ｄのように立下り時点で“Ｌ”パルスを発生
する。アツプカウンタＸ５５はパルス列Ｇの各矩
形波パルス幅を２進デジタル値に変換して検出す
るもので、矩形波Ｇの立上り後1μS後に、第２の
立上り検出回路５２の出力で零にプリセツトして
からOSC３０の高周波パルスで立上りON−
DELAY検出回路の出力（第６図Ｃ）が“Ｈ”の
間だけカウントアツプする。

ここでOSC３０の周波数1MHz、正弦波電圧
GENまたはBUSの周波数を50Hzとすると、矩形
波Ｇの最大幅は１／（50Hz×２）＝10ミリ秒（ｍ
sec）となり、最大幅のパルス数は１×10⁶×10×
10^-3＝10⁴パルスとなる。すなわち、パルス列の
各パルス幅０〜10ｍsecは、アツプカウンタＸ５
５により０〜10000パルス（正確には最初の3μS
は発振パルスが入力されないため０〜10000−３）
に変換される。

ダウンカウンタＹ５６は、第６図のパルス波形
Ｇの立上り時点で、その直前に発生した“Ｈ”パ
ルス幅に比例したアツプカウンタ５５の出力をプ
リセツトしたのち、OSC３０の高周波パルス
（1MHz）により第６図Ｃの“Ｈ”パルス幅の間だ
けダウンカウントする。第６図Ｙはダウンカウン
タＹ５６の波形出力を示す。すなわち、ダウンカ
ウンタＹ５６は、パルス列Ｇの一つ前のパルス幅
からその直後のパルス幅の差に相当する時間を２
進数に変換し検出する。具体的に示すと、いま発
電機側及び系統側の正弦波電圧GEN及びBUS間
の周波数差ΔFを0.1Hz、発電機側又は系統側の正
弦波電圧の何れか一方の周波数を50Hzとすると、
第４図の同期点間で示されるうなり電圧の周期は Ｔ＝１／0.1Hz＝10秒（sec） (1) となり、パルス列Ｇの隣合う二つのパルス幅の差
は、時間で示すと ΔT＝10ｍsec／10sec×0.5×50Hz×２＝10／500＝20μS
(2) となり、高周波パルス数で示すと、 10000パルス×１／500＝20パルス (3) となる。すなわち、ダウンカウンタＹ５６には10
進数20に相当する２進数がメモリされる。

ダウンカウンタＺ５７は、第６図Ｇのパルスが
“Ｌ”になる瞬間に、第６図Ｄに示される立下り
検出回路５４の出力パルスで、直前の矩形波パル
ス幅（第６図Ｇ）に比例したアツプカウンタＸ５
５の出力をプリセツトする。ダウンカウンタＹ５
６は、立上り検出ON−DELAY回路５３の出力
（第６図Ｃ）が“Ｈ”のときは、NAND回路６３
の出力が“Ｌ”、NAND回路６４の出力が“Ｈ”
となるためＫ進カウンタ６１の出力に拘らず
NAND回路６２を介してOSC３０の発振周波数
（1MHz）そのものでダウンカウントする。一方、
第６図の矩形波Ｇが“Ｌ”となると、立上り検出
ON−DELAY回路５３の出力（第６図Ｃ）が
“Ｌ”となるため、NAND回路６２の出力は
“Ｈ”、NAND回路６３の出力も“Ｈ”となり、
Ｋパルス入力で１パルスを出力するＫ進カウンタ
６１の出力パルスでダウンカウンタＹ５６はダウ
ンカウントする。第６図Ｙにこの場合の波形を示
す。このダウンカウントにより、カウント値が零
になると、ダウンカウンタＹ５６はボロー出力
（BRO）を出力し、第１のフリツプフロツプ６７
を反転させて、NAND回路６０に“Ｌ”入力を
入れダウンカウンタＺ５７のダウンカウントを中
止させる。換言すれば、ダウンカウンタＺ５７は
第６図Ｇの最新パルスのパルス幅をプリセツトし
た後、正弦電圧間の周波数差ΔFに比例する直前
パルス幅から最新のパルス幅の差（例えば、前述
の20パルス）をダウンカウンタＹ５６がメモリし
た時点から、このパルス幅の差を示すパルス１個
につきＫ個のパルスづつダウンカウントし、ダウ
ンカウンタＹ５６の出力が零になつた時点でダウ
ンカウントを中止する。

具体例をもつて示すと、遮断器２の投入時間を
0.1秒とすると、同期点から0.1秒手前のアツプカ
ウンタＸ５５の値は T_x01＝10ｍsec×0.1sec／10sec×0.5＝0.2ｍsec (4) であり、パルス数に変換すると 10000×0.2／10＝200パルス (5) となる。また、周波数差ΔF＝0.1Hzならばダウン
カウンタＹ５６の出力である相前後するパルス
（第６図Ｇ）の幅の差パルス数は(3)式のように20
パルスであり、Ｋ進カウンタ６１を10進に設定す
れば、ダウンカウンタＺ５７は20パルス×10＝
200パルスで零となるため同期点より0.1秒手前で
第６図Ｆのようにボロー出力（BRO）を出力し
第２のフリツプフロツプ６８を反転させてインバ
ータ７１から“Ｌ”出力を発生する。このインバ
ータ７１からの“Ｌ”出力が同期前一定時間を検
出した投入時間設定回路３３の出力となる。

同様に、周波数差ΔF＝0.05Hzのときは、うな
り電圧の周期はＴ＝１／0.05＝20secであり、同
期点から0.1秒手前のアツプカウンタＸ５５の値
は Tx＝10ｍsec×0.1sec／20sec×0.5＝0.1ｍsec(6) となり、パルス数に変換すると 10000×0.1／10＝100パルス (7) となる。また、ダウンカウンタＹ５６のパルス幅
の差出力は、周波数差ΔF＝0.05Hzならば10パル
スであり、Ｋ進カウンタ６１は、10進に設定すれ
ば、ダウンカウンタＺ５７は10パルス×10＝100
パルスで零となるためΔFが0.1Hzのときと同様に
同期点から0.1秒手前でボロー出力（BRO）を出
力する。

このように、Ｋ進カウンタ６１を10進に設定す
れば周波数差ΔFが変つても同期点前0.1秒にてイ
ンバータ７１が“Ｌ”出力信号を発生する。な
お、このＫ進カウンタ６１を５進に設定すれば同
期点から0.05秒手前に、20進に設定すれば0.2秒
手前にダウンカウンタＺ５７が出力できるので、
Ｋ進カウンタ６１の設定を調整することにより、
所定の遮断器投入時間に合致した設定が可能であ
る。

次に、進み位相角検出回路３１及びパルス幅延
長回路３２の動作について説明する。なお、第７
図における進み位相角検出回路３１は、実際の場
合は４ビツト２進カウンタ８２を２個以上、直列
に接続して用いているが、ここでは説明を簡単に
するため、１個の４ビツト２進カウンタ８２を有
するものについて考える。

いま、ダウンカウンタ８２のプリセツト用スイ
ツチ８７〜８９をONにして端子DA，DB及び
DCに0V（“Ｌ”）を与える一方、プリセツト用ス
イツチ９０をOFFして端子DDに5V（“Ｈ”）を与
える。ダウンカウンタ８２のLOADを“Ｌ”に
するとスイツチ８７〜９０でセツトしたDA〜
DDのデータ（２進数1000、すなわち10進数８）
をプリセツトする。Ex−ORゲート２９の出力パ
ルス列である第８図Ｇの出力が“Ｈ”のとき、イ
ンバータの出力は“Ｌ”になり、ダウンカウンタ
８２は第８図Ｍのようにリセツトしたことにな
る。ダウンカウンタ８２の端子T_uを“Ｈ”（＋
5V）にしてTDにOSC３０の高周波パルスを与え
るとダウンカウントする。

すなわち、第８図Ｍのようにパルス列Ｇの
“Ｌ”パルスの長さ、換言すればパルス列Ｇの相
前後する“Ｈ”パルス間の間隔を、OSC３０の
高周波パルス数で測定するもので、10進数８にプ
リセツトされたものを１つずつダウンしていく。
ダウンカウンタ８２の出力値が“０”になると
BRO端子から“Ｌ”パルスが第８図Ｎのように
出力される。すなわち、発電機側及び系統側の正
弦波電圧間の位相差が減少すると、それに比例し
て第８図Ｇの“Ｈ”パルスの幅が減少すると共
に、第８図Ｇの“Ｌ”パルスの幅は逆比例的に増
加していくので、実際には“Ｌ”パルスの長さが
所定値（スイツチ８７〜９０でセツト可能）以上
にて進み位相角検出回路３１の出力に“Ｌ”パル
スを発生する。このように、進み位相角検出回路
３１の出力（第８図Ｎ）には、位相差が一定値以
下のとき、第８図Ｇのパルス列の一サイクル毎に
１回、“Ｌ”パルスが発生する。

次に、パルス幅延長回路３２の動作を説明す
る。第７図において、ダイオード１０２はインバ
ータ１０１の出力が“Ｈ”のとき、すなわち進み
位相角検出回路３１の出力Ｎが“Ｌ”のときのみ
導通して低抵抗１０３を導通させると低抵抗１０
３と高抵抗１０４が並列になるため合成抵抗は低
くなりコンデンサ１０５を早く充電し、コンデン
サ１０５の端子電圧は急速に上昇する。一方、イ
ンバータ１０１の出力が“Ｌ”のときは、ダイオ
ード１０２が不導通のため、高抵抗１０４のみが
導通してコンデンサ１０５の蓄積エネルギーを放
電するため、放電時間は長くなり、第９図Ｐのよ
うな出力波形となる。シユミツトトリガー回路１
０６及び１０７でフリツプフロツプ回路を構成し
ており、コンデンサ１０５の端子電圧がある値以
上に放電したとき、シユミツトトリガー回路１０
７の入力は“Ｌ”となる。

すなわち、進み位相角検出回路３１の出力パル
ス列（第９図Ｎ）において、“Ｌ”パルス数が１
パルスのときは該パルス幅を延長する動作をす
る。また、上述“Ｌ”パルス数が複数個一定間隔
ごとに発生したときは、該パルスを連続のものに
変換して、最後のパルスから一定時限後にOFF
となる（第９図Ｑ）。

同期投入信号発生回路１４は、第１図に示す従
来のものと同一であり、パルス幅延長回路３２の
出力２５Ｘ、本発明の投入時間設定回路３３の出
力２５Ｙのいづれが先に動作するかを判別し、出
力２５ＸがONになつた後、出力２５ＹがONし
た場合のみ、出力２５ＹのON動作と同時に並列
用出力接点１６を閉じ遮断器２を並列する。

進み位相角検出回路３１の設定を3.6゜に設定す
ると、パルス幅延長回路３２の出力２５ＸがON
するのは同期点から 周波数差 ΔF＝１Hzの場合 1sec×3.6゜／360゜＝0.01sec ΔF＝0.2Hzの場合 5sec×3.6゜／360゜＝0.05sec ΔF＝0.1Hzの場合 10sec×3.6゜／360゜＝0.1sec 前となる。それ故、同期投入信号発生回路１４の
投入指令は、周波数差ΔFが0.1Hz以下で同期前0.1
秒となり、投入周波数差は進み位相角を3.6゜に設
定すれば0.1Hzとなる。同様に、進み位相角を7.2゜
に設定すれば周波数差ΔF＝0.2Hz以下で投入可能
であり、進み位相角を1.8゜に設定すればΔF＝0.05
Hz以下で投入可能となる。このように、進み位相
角検出回路３１は、投入可能周波数差を設定する
ことになる。

なお、図示していないが、本発明においても、
系統側及び発電機側間の電圧差を電圧差検出回路
で検出し、該電圧差が規定値以下になつたことも
条件に入れ、電圧差及び周波数差が共に小さくな
つた時に投入指令を発することは当然である。

上述の説明においては、OSC３０の周波数は
1MHzとして述べたが、この周波数をカウンタが
動作する限界まで上昇すれば精度が向上すること
は明らかである。また、上記説明ではアツプカウ
ンタＸ５５、ダウンカウンタＹ５６及びダウンカ
ウンタＺ５７は２進カウンタで説明したが２進化
10進カウンタ（BCDカウンタ）でも同様な効果
を奏することは明らかである。

更に、本発明の進み位相角検出回路３１はダウ
ンカウンタ８２により進み位相角を検出する構成
となつているがアツプカウンタにより検出しても
よいことは当然であり、また、説明においては位
相差に逆比例する“Ｌ”状態の間隔で進み位相角
を検出する構成となつていたが位相差に比例する
“Ｈ”状態のパルス幅で進み位相角を検出しても
よいことは明らかである。

以上のように、本発明の自動同期装置において
は、投入時間設定回路及び進み位相角検出回路を
共にデジタル設定したため、進み位相角設定回路
の目盛と各周波数差における同期前一定時間の試
験データをとらなくても使用可能であるので、試
験時間を大幅に短縮できるとともに、投入指令も
コンデンサの容量変化や、リツプルの影響等の誤
差に拘りなく水晶発振器の周波数の安定度により
高精度化されるという効果を有する。

【図面の簡単な説明】

第１図は従来の自動同期装置を示すブロツク
図、第２図Ａ〜Ｆは第１図の自動同期装置の各部
動作波形図、第３図は本発明の自動同期装置の一
実施例を示すブロツク図、第４図BUS〜２５Ｙ
は第３図の自動同期装置の各部動作波形図、第５
図は本発明の自動同期装置における投入時間設定
回路のブロツク図、第６図は第５図の投入時間設
定回路の各部動作波形図、第７図は本発明の自動
同期装置における進み位相角検出回路及びパルス
幅延長回路の回路図、第８図は第７図の進み位相
角検出回路のタイムチヤート、第９図は第７図の
パルス幅延長回路の各部動作波形図である。 １：交流発電機、２：遮断器、３，４，５，
６：変圧器、７：全波整流器、１２，３１：進み
位相角検出器、１３，３３：投入時間設定回路、
１４：同期投入信号発生回路、１５：進み位相角
設定回路、２０：自動同期装置、２７，２８：矩
形波変換回路、２９：排他的論理和ゲート、３
０：水晶発振器、３２：パルス幅延長回路、５
１，５２：パルス立上り検出回路、５３：立上り
検出ON−DELAY回路、５４：パルス立下り検
出回路、５５：アツプカウンタ、５６，５７，８
２：ダウンカウンタ、６７，６８：フリツプフロ
ツプ、１０６，１０７：シユミツト回路、なお、
図中、同一符号は同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 発電機を起動して系統に並列する場合に遮断
   器に投入指令を与える自動同期装置において、系
   統側の正弦波電圧を矩形波に変換する第１の矩形
   波変換回路と、発電機側の正弦波電圧を矩形波に
   変換する第２の矩形波変換回路と、これら第１及
   び第２の矩形波変換回路の出力を入力し前記二つ
   の正弦波電圧間の位相差に比例したパルス幅を有
   するパルス列に変換する排他的論理和ゲートと、
   該パルス列の“Ｈ”又は“Ｌ”パルス発生期間中
   にプリセツトし、パルス列の相前後するパルス間
   隔若しくはパルス幅の期間、基準クロツクパルス
   発生回路の高周波パルスでカウントダウン若しく
   はカウントアツプすることにより所定の進み位相
   角を検出する進み位相角検出回路と、該進み位相
   角検出回路の出力パルス幅を拡大するパルス幅延
   長回路と、前記排他的論理和ゲートの出力パルス
   列の各パルス幅を前記高周波パルスによりカウン
   トアツプして検出する第１のカウンタと、該第１
   のカウンタの直前のパルス幅に応ずるカウント数
   をプリセツトした後最新のパルス幅の間だけ前記
   高周波パルスによりダウンカウントしてパルス列
   の前後のパルス幅の差を検出する第２のカウンタ
   と、該パルス幅の差を第２のカウンタが検出した
   時点で前記第１のカウンタの最新のパルス幅に応
   ずるカウント数をプリセツトし前記第２のカウン
   タの差の値がＫ進カウンタの出力パルスによりダ
   ウンカウントし零になるまで前記高周波パルスで
   ダウンカウントし同期前一定時間を検出する第３
   のカウンタと、前記第２のカウンタの出力が零に
   なるとこれを記憶し該第３のカウンタへの前記高
   周波パルスの入力を阻止する入力阻止回路と、前
   記第３のカウンタの出力が零となるとこれを記憶
   する記憶素子と、遮断器への同期投入信号を発生
   する同期投入信号発生回路とを備え、該同期投入
   信号発生回路は前記パルス幅延長回路の出力パル
   スの後、前記記憶素子を介して出力される第３の
   カウンタの出力パルスが発生した場合にのみ遮断
   器へ投入指令を発する構成としたことを特徴とす
   る自動同期装置。 ２ 上記第１、第２及び第３のカウンタが２進カ
   ウンタであることを特徴とする特許請求の範囲第
   １項記載の自動同期装置。 ３ 上記第１、第２及び第３のカウンタが２進化
   10進カウンタであることを特徴とする特許請求の
   範囲第１項記載の自動同期装置。 ４ 系統側及び発電機側の電圧間の差を検出する
   電圧差検出回路を設け、該電圧差検出回路の出力
   及び上記パルス幅延長回路の出力の論理積をと
   り、前記電圧差が過大の場合、遮断器への投入指
   令を阻止する構成としたことを特徴とする特許請
   求の範囲第１項、第２項または第３項の何れかに
   記載の自動同期装置。