JPH0323009B2 - - Google Patents
Info
- Publication number
- JPH0323009B2 JPH0323009B2 JP59136769A JP13676984A JPH0323009B2 JP H0323009 B2 JPH0323009 B2 JP H0323009B2 JP 59136769 A JP59136769 A JP 59136769A JP 13676984 A JP13676984 A JP 13676984A JP H0323009 B2 JPH0323009 B2 JP H0323009B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- sine wave
- square wave
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は入力波形に同期した正弦波出力を得る
正弦波発生回路に関する。
正弦波発生回路に関する。
（従来技術）
従来、このように入力方形波と正弦波発生回路
の出力を同期させる回路としては、第４図に示す
回路がある。可変分周回路１は、入力端子５から
のクロツクが方形波入力のＮ倍となる様にセツト
しておく。この可変分周回路１の出力は、Ｎ段の
階段状の疑似正弦波発生回路２に供給される。一
方、同期回路３は、入力端子６からの方形波と疑
似正弦波発生回路２の正弦波出力との位相を比較
し、方形波の位相が進んでいる時は、可変分周回
路１の分周率が設定値よりも低くなるようにし、
また方形波の位相が遅れている時は、可変分周回
路１のカウントを１回ストツプさせることによつ
て位相を合せている。
の出力を同期させる回路としては、第４図に示す
回路がある。可変分周回路１は、入力端子５から
のクロツクが方形波入力のＮ倍となる様にセツト
しておく。この可変分周回路１の出力は、Ｎ段の
階段状の疑似正弦波発生回路２に供給される。一
方、同期回路３は、入力端子６からの方形波と疑
似正弦波発生回路２の正弦波出力との位相を比較
し、方形波の位相が進んでいる時は、可変分周回
路１の分周率が設定値よりも低くなるようにし、
また方形波の位相が遅れている時は、可変分周回
路１のカウントを１回ストツプさせることによつ
て位相を合せている。
この回路には以下のような問題がある。
１） 出力１周期ごとに比較しながら位相を合わ
せていくので、同期をとるのに時間がかかる。
せていくので、同期をとるのに時間がかかる。
２） 同期回路によつて位相を比較したり、可変
分周回路の分周数を変えたり１時ストツプさせ
たりするための回路が複雑になる。
分周回路の分周数を変えたり１時ストツプさせ
たりするための回路が複雑になる。
３） 回路を簡単にするため、１周期ごとに基本
クロツクを１個づつ補正していては同期時間が
かかり、また、あらかじめ１に設定する値を入
力方形波の周波数に近い位にしておかないと補
正できない。
クロツクを１個づつ補正していては同期時間が
かかり、また、あらかじめ１に設定する値を入
力方形波の周波数に近い位にしておかないと補
正できない。
４） １回の補正量を大きくすると、高い同期精
度を得ることができない。
度を得ることができない。
（発明の目的）
本発明の目的は、このような問題点を解決し、
周波数差が２〜３％の周波数範囲内にある方形波
に同期した正弦波を比較的簡単な回路でかつ任意
の位相差をもつて形成できる正弦波発生回路を提
供することにある。
周波数差が２〜３％の周波数範囲内にある方形波
に同期した正弦波を比較的簡単な回路でかつ任意
の位相差をもつて形成できる正弦波発生回路を提
供することにある。
（発明の構成）
本発明の正弦波発生回路は、入力された方形波
を微分する微分回路と、この微分回路の出力パル
スに所定遅延を与える可変分周回路と、この可変
分周回路の出力によつてリセツトされ所定クロツ
クを分周して基準周波数の矩形波を出力する固定
分周回路と、この固定分周回路の出力に従つて階
段状の正弦波を形成し前記可変分周回路の出力に
よつてリセツトされる疑似正弦波発生回路と、こ
の疑似正弦波発生回路の出力周波数成分を抽出す
るフイルタとを含み構成される。
を微分する微分回路と、この微分回路の出力パル
スに所定遅延を与える可変分周回路と、この可変
分周回路の出力によつてリセツトされ所定クロツ
クを分周して基準周波数の矩形波を出力する固定
分周回路と、この固定分周回路の出力に従つて階
段状の正弦波を形成し前記可変分周回路の出力に
よつてリセツトされる疑似正弦波発生回路と、こ
の疑似正弦波発生回路の出力周波数成分を抽出す
るフイルタとを含み構成される。
（実施例）
次に本発明を図面により詳細に説明する。
第１図は本発明の一実施例のブロツク図、第２
図ａ〜ｆは第１図の動作を説明するタイムチヤー
ト、第３図ａ，ｂ，ｃは第１図の出力波形図であ
る。図において、２はＮ段階の疑似正弦波発生回
路で、Ｎ回のクロツク入力で１周期の階段状正弦
波を発生する。また、分周回路１０は入力端子５
からの基本クロツクを分周して、方形波入力周波
数の採りうる値の範囲の中心付近の周波数のＮ倍
の周波数のクロツクが出力される。
図ａ〜ｆは第１図の動作を説明するタイムチヤー
ト、第３図ａ，ｂ，ｃは第１図の出力波形図であ
る。図において、２はＮ段階の疑似正弦波発生回
路で、Ｎ回のクロツク入力で１周期の階段状正弦
波を発生する。また、分周回路１０は入力端子５
からの基本クロツクを分周して、方形波入力周波
数の採りうる値の範囲の中心付近の周波数のＮ倍
の周波数のクロツクが出力される。
２個のＤフリツプフロツプ１１，１２とORゲ
ート１３からなる微分回路は、端子６から入力し
た方形波（第２図ａ）の立上りを検出してパルス
を出力する（第２図ｂ）。この出力（微分）パル
スによつてカウンタ１４はクロツク入力のカウン
トを始め、設定された一定数の基本クロツクをカ
ウントするが、この回路は微分パルスを遅延させ
る可変分周回路に相当する。このカウントした後
（第２図ｃ）、Ｄフリツプフロツプ１６の出力をハ
イレベル「１」とし、同時に基本クロツクのゲー
ト１５を閉じてカウントをストツプさせる。Ｄフ
リツプフロツプ１６，１７とORゲート１８はカ
ウンタ１４からの出力を検出してパルスを発生さ
せ（第２図ｄ）、このパルスによつて分周回路１
および疑似正弦波発生回路２をリセツトする。分
周回路１０はこのリセツトされた時点からカウン
トを始め（第２図ｅ）、また疑似正弦波発生回路
２の中のカウンタもリセツトされるため、リセツ
トされた後は、第２図ｆのように常に同じ波形が
出力される。したがつて、これらの回路１０，２
は方形波入力の立上りから一定時間後にリセツト
されるため、入力の方形波と出力の正弦波との位
相差が常に一定となる。位相差はカウンタ１４の
カウント数によつて決定される。このカウンタ１
４のカウント数を可変にしておくと、入力の方形
波と出力の階段波を任意の遅延をもたせたまま位
相同期をかけることも出来る。
ート１３からなる微分回路は、端子６から入力し
た方形波（第２図ａ）の立上りを検出してパルス
を出力する（第２図ｂ）。この出力（微分）パル
スによつてカウンタ１４はクロツク入力のカウン
トを始め、設定された一定数の基本クロツクをカ
ウントするが、この回路は微分パルスを遅延させ
る可変分周回路に相当する。このカウントした後
（第２図ｃ）、Ｄフリツプフロツプ１６の出力をハ
イレベル「１」とし、同時に基本クロツクのゲー
ト１５を閉じてカウントをストツプさせる。Ｄフ
リツプフロツプ１６，１７とORゲート１８はカ
ウンタ１４からの出力を検出してパルスを発生さ
せ（第２図ｄ）、このパルスによつて分周回路１
および疑似正弦波発生回路２をリセツトする。分
周回路１０はこのリセツトされた時点からカウン
トを始め（第２図ｅ）、また疑似正弦波発生回路
２の中のカウンタもリセツトされるため、リセツ
トされた後は、第２図ｆのように常に同じ波形が
出力される。したがつて、これらの回路１０，２
は方形波入力の立上りから一定時間後にリセツト
されるため、入力の方形波と出力の正弦波との位
相差が常に一定となる。位相差はカウンタ１４の
カウント数によつて決定される。このカウンタ１
４のカウント数を可変にしておくと、入力の方形
波と出力の階段波を任意の遅延をもたせたまま位
相同期をかけることも出来る。
第３図ａ，ｂ，ｃは第１図の出力波形図であ
り、中心周波数と方形波入力周波数が同一のとき
は、第３図ａの様に完全に階段波の周期と合致し
た波形が得られ、中心周波数より方形波入力周波
数が大きいときは、第３図ｂの様に階段波の最後
が急に欠落したような波形となり、中心周波数よ
り方形波入力周波数が小さいときは、第３図ｃの
様に階段波の最後が方形波の周期に足りない時間
だけロウレベル「０」となる。
り、中心周波数と方形波入力周波数が同一のとき
は、第３図ａの様に完全に階段波の周期と合致し
た波形が得られ、中心周波数より方形波入力周波
数が大きいときは、第３図ｂの様に階段波の最後
が急に欠落したような波形となり、中心周波数よ
り方形波入力周波数が小さいときは、第３図ｃの
様に階段波の最後が方形波の周期に足りない時間
だけロウレベル「０」となる。
このようにして得られた階段波は、疑似正弦波
発生回路２の出力に簡単なフイルタ３、又はコン
デンサを付けることにより正弦波形を得ることが
できる。
発生回路２の出力に簡単なフイルタ３、又はコン
デンサを付けることにより正弦波形を得ることが
できる。
（発明の効果）
本発明は、以上の説明したように、簡単な回路
で出力の位相を入力方形波と同期させることが出
来、また互いの遅延量も任意に設定出来、数％の
周波数の変化に対しても特別な制御回路なしで位
相を同期させることが出来るという効果がある。
で出力の位相を入力方形波と同期させることが出
来、また互いの遅延量も任意に設定出来、数％の
周波数の変化に対しても特別な制御回路なしで位
相を同期させることが出来るという効果がある。
第１図は本発明の一実施例の回路図、第２図ａ
〜ｆは第１図のタイミングチヤート、第３図ａ，
ｂ，ｃは第１図の出力波形の３つの例を示す波形
図、第４図は従来の正弦波発生回路の回路図であ
る。図において １……可変分周回路、２……疑似正弦波発生回
路、３……同期回路、４……フイルタ、５……ク
ロツク入力端子、６……方形波入力端子、７……
出力端子、１０……分周回路、１１，１２，１
６，１７……Ｄフリツプフロツプ、１３，１５，
１８……ORゲート、１４……デイレイカウン
タ、である。
〜ｆは第１図のタイミングチヤート、第３図ａ，
ｂ，ｃは第１図の出力波形の３つの例を示す波形
図、第４図は従来の正弦波発生回路の回路図であ
る。図において １……可変分周回路、２……疑似正弦波発生回
路、３……同期回路、４……フイルタ、５……ク
ロツク入力端子、６……方形波入力端子、７……
出力端子、１０……分周回路、１１，１２，１
６，１７……Ｄフリツプフロツプ、１３，１５，
１８……ORゲート、１４……デイレイカウン
タ、である。
Claims (1)
- １ 入力された方形波を微分する微分回路と、こ
の微分回路の出力パルスに所定遅延を与える可変
分周回路と、この可変分周回路の出力によつてリ
セツトされ所定クロツクを分周して基準周波数の
矩形波を出力する固定分周回路と、この固定分周
回路の出力に従つて階段状の正弦波を形成し前記
可変分周回路の出力によつてリセツトされる疑似
正弦波発生回路と、この疑似正弦波発生回路の出
力周波数成分を抽出するフイルタとを含む正弦波
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59136769A JPS6116601A (ja) | 1984-07-02 | 1984-07-02 | 正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59136769A JPS6116601A (ja) | 1984-07-02 | 1984-07-02 | 正弦波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6116601A JPS6116601A (ja) | 1986-01-24 |
| JPH0323009B2 true JPH0323009B2 (ja) | 1991-03-28 |
Family
ID=15183080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59136769A Granted JPS6116601A (ja) | 1984-07-02 | 1984-07-02 | 正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116601A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166808A (ja) * | 1988-12-20 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 正弦波発生回路 |
| KR20010028072A (ko) * | 1999-09-17 | 2001-04-06 | 김종수 | 정현파 발생회로 |
-
1984
- 1984-07-02 JP JP59136769A patent/JPS6116601A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6116601A (ja) | 1986-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020098349A1 (zh) | 一种基于时钟周期的脉宽调制信号占空比倍增电路 | |
| JPH0323009B2 (ja) | ||
| US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
| Yu et al. | A 2ps minimum-resolution, wide-input-range time-to-digital converter for the time-of-flight measurement using cyclic technique and time amplifier | |
| JPH0157539B2 (ja) | ||
| JP3147129B2 (ja) | タイミング発生装置 | |
| JPH04268841A (ja) | 相互同期装置 | |
| KR950002063Y1 (ko) | 광역 데이타 클럭 동기회로 | |
| JPS6053930B2 (ja) | 可変分周回路 | |
| SU1083330A1 (ru) | Умножитель частоты | |
| JPH03263995A (ja) | パイロットバーストゲートパルス発生装置 | |
| JPH057136A (ja) | 信号発生装置 | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| JPH04160818A (ja) | 分周装置 | |
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| JPH0256853B2 (ja) | ||
| JPH03141741A (ja) | カウンタ制御回路 | |
| JPH06120785A (ja) | パルス遅延回路 | |
| JPS58220534A (ja) | 同期パルス抽出回路 | |
| JPH0322105B2 (ja) | ||
| JPS62271517A (ja) | ｎ相パルス発生器 | |
| JPH0233211B2 (ja) | Parusukeisusochi | |
| JPH0444423A (ja) | クロック同期回路 | |
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPH04302524A (ja) | パルス発生回路 |