JPS6188640A - デイジタル位相同期回路 - Google Patents
デイジタル位相同期回路Info
- Publication number
- JPS6188640A JPS6188640A JP59209032A JP20903284A JPS6188640A JP S6188640 A JPS6188640 A JP S6188640A JP 59209032 A JP59209032 A JP 59209032A JP 20903284 A JP20903284 A JP 20903284A JP S6188640 A JPS6188640 A JP S6188640A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- circuit
- output
- waveform distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２値量子化デイジタルＰ Ｌ Ｌを用いて搬
送波再生を行なうディジタル同期検波回路に関するもの
である。
送波再生を行なうディジタル同期検波回路に関するもの
である。
第１図は、従来の２値量子化デイジタルＰＬＬを用いた
搬送波再生回路のブロック図である。
搬送波再生回路のブロック図である。
第１図において、端子１から入力された信号波はリミタ
２によって２値に量子化される。
２によって２値に量子化される。
すなわち信号波があるスレシホールドレベルを超えてい
れば信号線３の信号は論理“１″レベルとなり、逆にあ
るスレシホールドレベル以下であれば論理“０゛レベル
となる。
れば信号線３の信号は論理“１″レベルとなり、逆にあ
るスレシホールドレベル以下であれば論理“０゛レベル
となる。
位相比較器４は再生搬送波と人力信号波の位相比較を行
ない、信号波が再生搬送波より進んだ位相にあるときは
、信号線５に進み信号を、遅れた位相にあるときは信号
線６に遅れ信号を出力する。順序フィルタ７は進み信号
によって加剪、遅れ信号によって減算を行なうカウンタ
で、計数値が一定値を超えると信号線８に遅れ制御信号
を、一定値以下となると信号線９に進み制御信号を出力
する。
ない、信号波が再生搬送波より進んだ位相にあるときは
、信号線５に進み信号を、遅れた位相にあるときは信号
線６に遅れ信号を出力する。順序フィルタ７は進み信号
によって加剪、遅れ信号によって減算を行なうカウンタ
で、計数値が一定値を超えると信号線８に遅れ制御信号
を、一定値以下となると信号線９に進み制御信号を出力
する。
位相制御器１０は、端子１１から入力される高速（再生
搬送波より高い周波数）のクロックに対し、進み制御信
号入力時には１パルス付加、遅れ制御信号入力時には１
パルス削除の制御を行ない信号線１２へ出力する。分局
器１３は、位相制御器１０から出力された高速クロック
信号を再生搬送波と同じ周波数まで分周する。分周数は
、１回あたりの位相制御量を決定する。
搬送波より高い周波数）のクロックに対し、進み制御信
号入力時には１パルス付加、遅れ制御信号入力時には１
パルス削除の制御を行ない信号線１２へ出力する。分局
器１３は、位相制御器１０から出力された高速クロック
信号を再生搬送波と同じ周波数まで分周する。分周数は
、１回あたりの位相制御量を決定する。
従って、端子１４に分周器１３の分周数によって定まる
位相誤差を持つ再生搬送波が出力される。
位相誤差を持つ再生搬送波が出力される。
このような従来の回路においては、通常の白色雑音に較
べて大きな位相ジッタを生ずるフィルタ等により波形歪
を生ずる伝送路に用いる場合、順序フィルタの段数を大
軽くする必要があった。しかし、順序フィルタの段数を
大きくすることによって、再生搬送波の位相ジッタは減
少するが、一方で同期引込み範囲が狭くなるという欠点
を生じていた。
べて大きな位相ジッタを生ずるフィルタ等により波形歪
を生ずる伝送路に用いる場合、順序フィルタの段数を大
軽くする必要があった。しかし、順序フィルタの段数を
大きくすることによって、再生搬送波の位相ジッタは減
少するが、一方で同期引込み範囲が狭くなるという欠点
を生じていた。
本発明は、これらの欠点を解決するため、データの変化
点近傍で発生する波形歪を検出して、その時刻の変調波
の同期回路への入力を抑止する等の方法によって再生搬
送波の出カシツタの低減を図ったものである。
点近傍で発生する波形歪を検出して、その時刻の変調波
の同期回路への入力を抑止する等の方法によって再生搬
送波の出カシツタの低減を図ったものである。
以下、本発明の構成等に関し実施例の図面に基づいて詳
細に説明する。
細に説明する。
第２図は、本発明の＃ｉの実施例のプロ・ンク図であっ
て、１〜１４は第１図と同様の信号端子あるいは回路素
子を示しており、２０は量子化された入力信号波をパタ
ーン検出に必要な時間だけ遅延させる遅延回路、２１は
遅延回路出力の信号線、２２は遅延した変調波をパター
ン検出信号２４によって位相比較器４への入力を禁止す
るゲート回路、２３はデー１回路の出力信号線、２５は
端子２６から入力される復号信号から特定のパターンを
検出する回路を示している。
て、１〜１４は第１図と同様の信号端子あるいは回路素
子を示しており、２０は量子化された入力信号波をパタ
ーン検出に必要な時間だけ遅延させる遅延回路、２１は
遅延回路出力の信号線、２２は遅延した変調波をパター
ン検出信号２４によって位相比較器４への入力を禁止す
るゲート回路、２３はデー１回路の出力信号線、２５は
端子２６から入力される復号信号から特定のパターンを
検出する回路を示している。
一般に、同期検波方式では検波、復号回路ならびにクロ
ック再生回路と本発明で対象としている搬送波再生回路
によって復調部が構成されている。そして、ここでは復
調部内の復号回路から復号信号を得ることを前提として
説明している。
ック再生回路と本発明で対象としている搬送波再生回路
によって復調部が構成されている。そして、ここでは復
調部内の復号回路から復号信号を得ることを前提として
説明している。
第２図に示す実施例においては、端子２６から入力され
た復号信号からパターン検出器２５により波形歪による
位相ブックを発生させるパターンを検出してこのときの
変調入力をデート回路２２によって抑ＩＦ、シている。
た復号信号からパターン検出器２５により波形歪による
位相ブックを発生させるパターンを検出してこのときの
変調入力をデート回路２２によって抑ＩＦ、シている。
第３図は本発明の第２の実施例のブロック図であって、
１〜１４はｆＩＳ１図と同様であり、３０はデート回路
、３１はゲート回路３０を通った進み信号が出力される
信号線、３２はデート回路を通った遅れ信号が出力され
る信号線、３３はクロックを供給す本端子を表わしてい
る。
１〜１４はｆＩＳ１図と同様であり、３０はデート回路
、３１はゲート回路３０を通った進み信号が出力される
信号線、３２はデート回路を通った遅れ信号が出力され
る信号線、３３はクロックを供給す本端子を表わしてい
る。
第３図において、位相比較器４の出力である進み信号と
遅れ信号はゲート回路３０を通って順序フィルタフに入
力されており、デート回路３０は、クロック再生１路で
生成されて端子３内に供給されるクロックの変化点付近
で前記両信号の通過を阻止するごとく動作する。これに
より、波形歪による位相ジッタの発生するデータの変化
点が含まれるクロック信号によってデータの変化点近傍
の位相比較器出力を抑止している。
遅れ信号はゲート回路３０を通って順序フィルタフに入
力されており、デート回路３０は、クロック再生１路で
生成されて端子３内に供給されるクロックの変化点付近
で前記両信号の通過を阻止するごとく動作する。これに
より、波形歪による位相ジッタの発生するデータの変化
点が含まれるクロック信号によってデータの変化点近傍
の位相比較器出力を抑止している。
第４図は本発明の第３の実施例のブロック図であって、
１〜１４は第１図と同様であり、４０はＡ−Ｄ変換器を
表わしている。
１〜１４は第１図と同様であり、４０はＡ−Ｄ変換器を
表わしている。
Ａ−Ｄ変換器４０は入力変調波を３値に変換するＡ−Ｄ
変換器で、入力信号レベルが中間値であると評位相比較
の動作を停止する信号を信号線４１に出力する。
変換器で、入力信号レベルが中間値であると評位相比較
の動作を停止する信号を信号線４１に出力する。
本実施例においては、波形歪によって変調波に振幅変動
を生じて中間レベルが発生したとき、これが３値Ａ−Ｄ
変換器によって検出されて、その出力により位相比較器
の動作が停止するから、入力変調波の波形歪による再生
搬送波のジッタを軽減することができる。
を生じて中間レベルが発生したとき、これが３値Ａ−Ｄ
変換器によって検出されて、その出力により位相比較器
の動作が停止するから、入力変調波の波形歪による再生
搬送波のジッタを軽減することができる。
ディジタル変調された信号波から搬送波を抽出する搬送
波再生回路において、変復調系の帯域制限フィルタ等に
よって生ずる波形歪が振幅の量子化時には変調波の包絡
線変動として、また位相比較時には符号量干渉による位
相ジッタとしてそれぞれ再生搬送波の出力位相ジッタ増
大、の要因となる。
波再生回路において、変復調系の帯域制限フィルタ等に
よって生ずる波形歪が振幅の量子化時には変調波の包絡
線変動として、また位相比較時には符号量干渉による位
相ジッタとしてそれぞれ再生搬送波の出力位相ジッタ増
大、の要因となる。
特に信号波を２値に量子化して、位相同期回路への入力
とするようなディジタルＰＬＬ （Ｐ ｈａｓｅ Ｌ
ｏｃｋｅｃｌ Ｌ ｏｏｐ ）を用いた場合には、上記
の包絡線変動によって雑音余裕が低下したデータの変化
点近傍では、 ＡＬＬ “１”やＡＬＬ “０″となり
やすく、通常の雑音のみによる位相ジッタに較べて、は
るかに大きな値となる。
とするようなディジタルＰＬＬ （Ｐ ｈａｓｅ Ｌ
ｏｃｋｅｃｌ Ｌ ｏｏｐ ）を用いた場合には、上記
の包絡線変動によって雑音余裕が低下したデータの変化
点近傍では、 ＡＬＬ “１”やＡＬＬ “０″となり
やすく、通常の雑音のみによる位相ジッタに較べて、は
るかに大きな値となる。
本発明は、波形歪の生じた変調波を除いて位相同期を行
なうので、同期回路を構成する順序フィルタは通常の白
色雑音のみを対象として設計することができる。従って
、簡単なフィルタで引込み特性とジッタ抑圧特性の双方
を満たすことができるという利点がある。
なうので、同期回路を構成する順序フィルタは通常の白
色雑音のみを対象として設計することができる。従って
、簡単なフィルタで引込み特性とジッタ抑圧特性の双方
を満たすことができるという利点がある。
第１図は従来の２値量子化デイジタルＰＬＬを用いた搬
送波再生回路のブロック図、第２図は本発明の第１の実
施例のブロック図、第３図は本発明の第２の実施例のブ
ロック図、第４図は本発明の第３の実施例のブロック図
である。
送波再生回路のブロック図、第２図は本発明の第１の実
施例のブロック図、第３図は本発明の第２の実施例のブ
ロック図、第４図は本発明の第３の実施例のブロック図
である。
Claims (5)
- （１）量子化されたディジタル変調波から搬送波を再生
する２値量子化ディジタルＰＬＬ回路において、波形歪
または波形歪の発生に係る特定の条件を検出したとき位
相比較器への変調波の入力または位相比較器の出力を抑
止する手段を設けたことを特徴とするディジタル位相同
期回路。 - （２）特定の復号パターンを検出してそのパターンを含
む変調波の位相比較器への入力あるいはその位相比較結
果の出力を抑止する特許請求の範囲第（１）項記載のデ
ィジタル位相同期回路。 - （３）復号データの符号変化を検出してその変化点近傍
の変調波の位相比較器への入力あるいはその位相比較結
果の出力を抑止する特許請求の範囲第（１）項記載のデ
ィジタル位相同期回路。 - （４）再生クロック信号のエッジ近傍における変調波の
位相比較器への入力あるいはその位相比較結果の出力を
抑止する特許請求の範囲第（１）項記載のディジタル位
相同期回路。 - （５）入力信号に対して多値の量子化を行ない中間レベ
ルの信号を検出してその位相比較器への入力あるいは位
相比較器の出力を抑止する特許請求の範囲第（１）項記
載のディジタル位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209032A JPS6188640A (ja) | 1984-10-06 | 1984-10-06 | デイジタル位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209032A JPS6188640A (ja) | 1984-10-06 | 1984-10-06 | デイジタル位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188640A true JPS6188640A (ja) | 1986-05-06 |
Family
ID=16566124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209032A Pending JPS6188640A (ja) | 1984-10-06 | 1984-10-06 | デイジタル位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188640A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686560A (en) * | 1979-12-17 | 1981-07-14 | Nippon Telegr & Teleph Corp <Ntt> | Carrier reproduction device |
| JPS58130657A (ja) * | 1982-01-29 | 1983-08-04 | Nec Corp | 復調搬送波再生回路 |
| JPS59103452A (ja) * | 1982-12-03 | 1984-06-14 | Mitsubishi Electric Corp | 搬送波再生回路 |
-
1984
- 1984-10-06 JP JP59209032A patent/JPS6188640A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686560A (en) * | 1979-12-17 | 1981-07-14 | Nippon Telegr & Teleph Corp <Ntt> | Carrier reproduction device |
| JPS58130657A (ja) * | 1982-01-29 | 1983-08-04 | Nec Corp | 復調搬送波再生回路 |
| JPS59103452A (ja) * | 1982-12-03 | 1984-06-14 | Mitsubishi Electric Corp | 搬送波再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3602828A (en) | Self-clocking detection system | |
| JPS58108832A (ja) | 信号再生回路 | |
| CA1294334C (en) | Digital data separator | |
| EP0290851A2 (en) | Synchronizing clock signal generator | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| US4504792A (en) | FM Detector using monostable multivibrators | |
| US4672329A (en) | Clock generator for digital demodulators | |
| JPS6188640A (ja) | デイジタル位相同期回路 | |
| EP0530776B1 (en) | Timing recovering apparatus | |
| US5490181A (en) | Timing recovering apparatus having window periods determined by period of clock signal | |
| KR100654274B1 (ko) | 위상-동기 루프용의 위상 검출기 및 위상 검출기를 사용하는 방법 | |
| JP2581765B2 (ja) | タイミング再生回路 | |
| JPH09275396A (ja) | クロック再生回路 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH0452550B2 (ja) | ||
| JP3000712B2 (ja) | 位相制御回路 | |
| JP2669068B2 (ja) | Ｐｌｌ回路 | |
| JPH02142220A (ja) | ディジタル位相同期回路 | |
| JPH0331025B2 (ja) | ||
| JP2871735B2 (ja) | 位相自動調整回路 | |
| JPH0247653Y2 (ja) | ||
| JPS6030242A (ja) | オフセツトｑｐｓｋ信号の復調装置 | |
| JPH0459700B2 (ja) | ||
| JPH02302191A (ja) | 水平同期回路 |