JPS58132965A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はパイ？−ラＦランゾスタを備えた半導体装置の
製造方法に関する。

〔発明の技術的背景〕

近年、バイポーラＬＳＩデバイスは、誘電体分離技術、
浅い拡散技術、ショットキー技術、多層配線技術等を駆
使して、高速化、高集積化が図られている。更に、セル
ファライン技術を採用すれば、デバイスの性能が一層向
上することが期待される。

ところで、従来、例えばｎｐｎ　ｍパイ４−ラド２ンゾ
スタを備えた半導体装置の製造において、エンヅメ領域
は第１図（ａ）　ｅ　（ｂ）に示す如き方法によシ製造
されている。

まず、バイポーラトランジスタのコレクタ領域となるｎ
型半導体層１の素子形成領域表面に酸化膜２ｔ−形成す
る。次に、この素子形成領域に０選択的にｐｍ不純物を
イオン注入した後、熱〜処理を施して不純物を拡散させ
内部ベース領域となるｐ−ｍ不純物領域３を形成する。

つづいて、この素子形成領域の内部ベース領域が形成さ
れる一部に対応する酸化膜２上に選択的に第１のホトレ
ノストパターン４を形成した後、この第１のホトレジス
）／母ターｙ４をマスクとして高ドーズ量でｐ型不純物
をイオン注入する。つづいて、第１のホトレジスト・母
ターｙ４を除去した後、熱処理を施して不純物を拡散さ
せ、ｐ生型外部ペース領域５を形成する（第１図（、）
図示）。

次いで、エミッタ形成領域以外の領域に対応する前記酸
化膜２上に選択的に第２のホトレジストパターン６を形
成しくた後、この第２のホトレゾストパターン６をマス
クとしてｎｕ不純物をイオン注入する。つづいて、第２
のホトレゾストパターン６を除去した後、熱処理を施し
て不純物を拡散させ、ｎ中型エン、り領域７を形成する
（第１図（ｂ）図示）。

〔背景技術の問題点〕

パイヂーラヘ））ンジスタのベースシリーズ抵抗を小さ
くして高速動作化を図るためには、エミッタ領域１と外
部ベース領域５とをできるだけ近接して形成する必要が
ある。しかしながら、上述した方法でエン、り領域１と
外部ベース領域５を近接して形成しようとすると、第２
のホトレジスト／やメーク６を形成する際のマスク合わ
せずれによりて、ｎ生型エミッタ領域１とｐ生型外部ペ
ース領域５とが接して形成される場合がある。このよう
に、異なる電導型の高濃度拡散領域が接して形成される
と、接合容量が増大するとともにブレークダウン電圧が
低下する。このため、半導体装置の信頼性が低下する。

した−　がって、従来方法ではマスク合わせ余裕をとる
必要が生じるため高集積化を達成することが困難である
。しかも、マスク合わせ余裕をとりて製造されたバイポ
ーラトランジスタはベースシリーズ抵抗が大きくなるた
め、高速動作を達成することも困難である。

〔発明の目的〕

本発明は、比較的簡便な工程によシセルファラインでエ
ンツタ領域と外部ベース領域とを接しないように形成し
、高信頼性、高集積化、高速動作化を達成し得るバイポ
ーラトランジスタを備えた半導体装置の製造方法を提供
することを目的とするものである。

〔発明の概要〕

本発明の概要を第２図（ａ）　、　（ｂ）を参照して説
明する。

まず、第１導電製、例えばｎｍのコレクタ領域となる半
導体層ｌｌ上に酸化膜１２を形成した後、該半導体層１
１０表面領域に第２導電型、例え、ばｐ−型内部ベース
領域１３を形成する。

次に、骸第２導を型領域の一部（内部ベース領域）に対
応する前記酸化膜１２上に選択的にネガ型ホトレジスト
パターン１４を形成した後、蚊ネガ朦ホトレノストパタ
ーン１４をマスクドして前記半導体層１１に第２導電型
の不純物を高ドース量でイオン注入して、例えばｐ”Ｗ
外部ペース領域１５を形成する。

つづいて、反応性イオンガスにさらしてｂｉＪ記ネガ型
ホトレジストパターン１４０寸法を縮小させてネガ型ホ
トレジストパターン１４′とする（第２図（、）図示）
。

次いで、ＨＦガスを用いて、縮小したネガ聾ホＦレジス
Ｆパターン１４′下の酸化ｌｌ１１２のみをエツチング
除去して開口部Ｉ６を形成する。

つ〜づいて、ネガ型ホトレソストノ量ターン１４’ヲ除
去した後、第１導電壓の不純物を前記開口部１６を通し
て、露出した前記第２導電型（ｐ−型）の内部ベース領
域１３内にドーピングして第１導電屋領域すなわちｎ中
型エン、り領域１７を形成する（第２図（ｂ）図示）。

上述した製造方法によりて、ｍ＋Ｗエミッタ領域１１と
ｐ”ｌｌｉ外部ペース領域１５とが接しないようにセル
ファラインで形成することができる。

この結果、高１！軸性、高集積化、高速動作化を達成し
得るバイポーラトランジスタを製造することができる。

〔発明の実施例〕

以下、本発明をｎｐｍ　ｍバイポーラトランジスタを備
えた半導体装置の製造に適用した実施例を第３図（−）
〜（ｘ）を参照して説明する。−まず、比抵抗１８〜２
５Ω・謂のｐ−型シリコン基板２１に砒素ドーゾト酸化
膜を拡散源として＃、　ｘ　２０〜３０　Ｗｏ　Ｏｍ＋
’ｍ、ｍ込領域２２を形成した後、選択的にゲロ／をイ
オン注入することによって、Ｉ’ｍ　＝　１００　Ｑ１
０のｐ”１ｌｉｔｌｌ込領域２３を形成した。次に、気
相成長法により厚さ２６０層、比抵抗１Ω・国のコレク
タ領域及びコレクタ取出し領域となる鳳飄エピタキシャ
ル層２４を形成した。つづいて、このエピタキシャル層
２４表面に図示しないバッファ酸化膜を形成した後、素
子形成領域２５及びコレクタ取出し領域上に選択的に図
示しないシリコン窒化膜ノｅターンを形成し、このシリ
コン窒化膜ノ９ターンをマスクとして選択酸化法によシ
厚さ１．２μｍ　のフィールド酸化膜２６ｍ、２６ｂを
形成した。

この際、前記ｐ”ｆＪ１埋込領域２３中の？ロンが外方
拡散しフィールド酸化膜２６ａに達し、これらによって
素子分離がなされる０以上の操作の後、前記シリコン窒
化膜ノ９ターン及びパ、７ア酸化膜を順次エツチング除
去した（第３図（、）図示）。

次いで、ウェット酸素雰囲気中にて酸化を施すことによ
シ、露出した前記エピタキシャル層２４表面に厚さ０．
２μｍの酸化膜２７を形成した。

つづいて、素子形成領域２５以外にホトレゾストノ１ｐ
−ｙｘｓｔ被１にし、このホトレゾスト／４ターン２ａ
をマスクとして打込みエネルギー８５　Ｋ＠Ｖ　ｓ　　
ドーズ量５　Ｘ　１０１５ｅｘ＊−２Ｏ％件テＮ　ａン
をイオン注入した。つづいて、ホトレジストパターン２
８を除去し九後、窒素Ｗ凹気中、１０００℃で６０分間
熱処理することによってｐｍ　＝　９００４１０の内部
ペース領域となるｐ−畿領域２ｇを形成し九（第３図（
ｂ）図示）。

−次いで、内部ペース領域及びコレクタ取出し領域に対
応する前記酸化膜２−７上に選択的に厚さ１．０μｍで
幅が夫々４．０μｍ及び１　Ｇ　ｐｍのネガ製しジスト
ノ臂ターンｓｅｔ、ｓｏｌを被覆した。

つづいて、これらネガ製レゾストパターン３０１゜３０
、をマスクとして打込みエネルギー９９ＫｅＶ、ドーズ
量１．２Ｘ１Ｇｍ＋　　の条件でＩｐンをイオン注入し
て外部ペース領域３１．３１を形成した（第３図（−）
図示）。

次いで、ＣＣＩａ　（０，０２５ｍｔｏｒｒ、印加電力
２６０Ｗ）の反応性イオンガス中に１０分間さらした。

この結果、ネガ型レジスト／９ターンｓｏ１．ｓｏ茸は
その周囲から寸法が０．５μｍ縮小し、幅が夫々３．　
ＯＪｌｍ及び９．０μｍのネガ源しゾストパターンｓｏ
ｌ’１ｇｏ雪’となりた。つづいて、ＣＦ＜　（１ｔｏ
ｒｒ、印加電力２００Ｗ）のプラズマガス中に１分間さ
らして、ネガ製レゾストパターンｓｏｌ’、ｓｏ、’が
被覆されていないフィールド酸化膜２６ｍ、２６ｂ及び
酸化膜２１の素面改質を行った（第３図（ｄ）図示）。

次いで、１０　ｔｏｒｒ、１９０℃ＯＨＦガス中に１分
２０−間さらすことによって、ネガ製しゾスト／譬ター
ンｓｏｌ’、ｓｕｍ’下の酸化膜２１のみを選択的にエ
ツチング除去して開口部３２゜３２を形成した（第３図
（、）図示）。

次いで、ネガ屋しゾストノ中ターン３１）ｌ’。

３０寓′を除去した後、窒素雰凹気中、１０００℃−で
６０分間熱処理を施して、Ｐ”Ｗ外部ベース領域３１．
１１の抵抗値をｐＨ−１００４／Ｄとした。

つづいて、前記開口部３２．５２を通して、露出したｐ
″″渥内部ペース領域２９及びｎ［コレクタ取出し領域
２４に砒素をエネルギー６０に・■、ドース量ｌＸｌ０
　ｃｙｍ　　の条件でイオン注入した後、窒、累算囲気
中、１０００℃で２０分間熱処理を施すことＫよシ深さ
０．２μｍ１ρ−＝　２０４／Ｃのｎ十型エンツタ領域
３３及びｎ＋履コレクタコンタクト領域３４を形成した
。この熱処理にょシ、ｐ−層内部ベース領域２９及びｐ
＋ｆｆｉ外部ペース領域３１．３１の深さは夫々０．５
μｍ、０．７μｍとなった（第３図（ｆ）図示）。

次いで、前記ｐ十臘外部ベース領域３１．３１上の酸化
膜２７の一部を選択的にエツチング除去してコンタクト
ホールｉｓ　、ｓｓを形成した。

つづいて、全面にムノ膜を蒸着した後、ノ母ターニング
してエミッタ電極３６、ベース電極３７゜３２、コレク
タ電極１８を形成し、ｎｐ鳳蓋パイＩ−ットランゾス！
を備えた半導体装置を製造した（第３図葎）図示）。

しかして、上記実施例によれば、ｎ”ｍエミ。

夕領域３３とｐ生型外部ペース領域３１とが接しないよ
うにセルファラインで形成することができる。この結果
、工にツタ−ペース間の接合容量が小さく、ブレークダ
ウン電圧が高い高信頼性のパイ４−ラトランジスタを備
えた半導体装置を製造することができる。また、マスク
合わせ余裕をとる必要がないので、高集積化を達成量る
ことができる。しかも、エミッタ領域３３と外部ベース
領域３１とを近接して形成することができ、ベースシリ
ーズ抵抗が小さくなるので高速動作化を達成することが
できる。

なお、上記実施例ではＣＣｌ４の反応性イオンガスにさ
らすことによってネガ聾レジストパターン３０１゜３０
１の寸法を縮小させたが、この工程においてけＣＣｌ２
と０２との反応性イオンガスな用いてもよいし、０２と
ＣＦ４とのプラズマがスを用いてもよい。０２とＣＦ４
とのｆ９１−ｒガスを用いる場合、条件として印加電力
は約５００Ｗ、０２とＣＦ４との流量比社約１０が望ま
しい。

を九、ｎｐｍ飄パイポーラトランゾスタと併せて、ｐ−
臘抵抗領域、ショットキーダイオード領域等を形成する
場合には、ネガ渥ホトレジスト／譬メーンをマスクとし
て高ドーズ量の７ａンをイオン注入することによりて抵
抗のコレクタ領域及びシ冒ｙ）キーダイオードのガード
リング領域を形成した後、ＨＦガスにさらす前に抵抗領
域及びシ１．トキーダイオード領域上にポジ型ホトレジ
ストパターンを被覆すればよい。

〔発明の効果〕

本発明によれば、比較的簡便な工ｌ！によシセル７アラ
インでエミッタ領域と外部ペース領域とを接しないよう
く形成し、高信頼性、高集積化、高速動作化を遣成し得
るパイ一−２トランジスタを備えた半導体装置の製造方
法を提供できるものである。

【図面の簡単な説明】

５１１図（、）　、　（ｂ’）は従来のパイポー２トツ
ンジスＩＯ製造方法を工程順に示す断面図、第２図（４
）。 （ｂ）は本発明方法の概要を工程順に示す断面図、第３
ｗＡ（ａ）〜（１）は本発明の実施例におけるｎｐｎ　
ｍパイＩ−ラトランジスタを備えた半導体装置の製造方
法を工程順に示す断面図である。 ２１・・・ｐ″型シリコン基板、２２・・・ｎ＋ｍ堀込
領域、２３・・・ｐｉ製場埋込域、２４・・・ｎ型エピ
タキシャル層（コレクタ領域、コレクタ取出し領域）、
２６ｍ、２６ｂ・・・フィールド酸化膜、２７・・・酸
化膜、２９・・・ｐ−１１１内部ベース領域、３０１゜
３０、、、ｖａ１’、３０雪′・・・ネガ臘ホトレジス
トノ々ターン、３１・・・ｐ十臘外部ベース領域、３２
開口部、３３・・・ｎ串型エミ、り領域、３４・・・ｎ
＋濫コレクタコンタクト領域、３５・・・コンタクトホ
ール、３６・・・エミッタ電極、３７・・・ペース電極
、３８・・・コレクタ電極。

Claims (2)

【特許請求の範囲】
1. （１）第１導電製の半導体層上に酸化膜を形成する工程
   と、該半導体層の表面領域に第２導電製の不純物領域を
   形成する工程と、該第２導電源の不純物領域の一部に対
   応する酸化膜上に選択的にネガ型ホトレゾストパターン
   を形成スる工程と、該ネガ製ホトレゾスト・ぐターンを
   マスクとして前記半導体層に第２導電製の不純物をイオ
   ス注入する工程と、反応性イオンガスにさらして前記ネ
   ガ皺ホトレゾストノ母ターンの寸法を縮小させる工程と
   、ＨＦガスを用いて、縮小したネガ型ホトレゾストパタ
   ーン下の酸化膜をエツチング除去して開口部を形成する
   工程と、ネガ型ホトレゾストパターンを除去した後、第
   １導電型の不純物を前記開口部を通して、露出した前記
   第２導電製の不純物領域内にドーピングして第１導電型
   の不純物領域を形成する工程とを具備したことを特徴と
   する半導体装置の製造方法。
2. （２）ＨＦガスを用いて、縮小したネガ製ホトレゾスト
   ／やターン下の酸化膜を工、テング除去する工程に先だ
   って、プラズマガス中にさらすことにより、ネガ屋ホト
   レジストノ母ターンが被覆された部分以外の酸化膜の表
   面を改質することを特徴とする特許請求の範囲第１項記
   載の半導体装置の製造方法。