JPS58133614A - デジタルオ−デイオ再生装置 - Google Patents
デジタルオ−デイオ再生装置Info
- Publication number
- JPS58133614A JPS58133614A JP1488382A JP1488382A JPS58133614A JP S58133614 A JPS58133614 A JP S58133614A JP 1488382 A JP1488382 A JP 1488382A JP 1488382 A JP1488382 A JP 1488382A JP S58133614 A JPS58133614 A JP S58133614A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- converter
- musics
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、自己校正機能をもつデジタル書アナログ変換
ａｔ（以下、Ｄ／Ａ変換器と略す）を内蔵したデジタル
オーディオ再生装置に関するものでする。
ａｔ（以下、Ｄ／Ａ変換器と略す）を内蔵したデジタル
オーディオ再生装置に関するものでする。
デジタルオーディオ再生装置には、Ｄ／Ａ変換器の使用
が不可欠であるが、最近では、１４ビツト〜１６ビツシ
のＤ／Ａ変換器のＩＣ化されたものが用いられている０
このＤ／Ａ変換の刷路方式には、嵩子精一度に起因する
非線＊＊ｍを教養する方法が取り入れられるが１その教
養方法として、抵抗トリミングを行ったり、Ｄ／Ａ変換
器の非線形＠差をあらかじめ求めてデジタル記憶素子（
ＲＡＭ）に記憶し、通常動作（Ｄ／Ａｌ１Ｅ換動作）時
には、上記ＲＡＭから読み出した談差補正量を入力デー
タに加算することにより４形特性を教養する方法が知ら
れているｏ＊１１のＳ影特性教着方法を取り入れた回路
方式によるＤ／Ａ［換−路を自己校正方式Ｄ／Ａｌｌ！
−路を呼ぶことにする。
が不可欠であるが、最近では、１４ビツト〜１６ビツシ
のＤ／Ａ変換器のＩＣ化されたものが用いられている０
このＤ／Ａ変換の刷路方式には、嵩子精一度に起因する
非線＊＊ｍを教養する方法が取り入れられるが１その教
養方法として、抵抗トリミングを行ったり、Ｄ／Ａ変換
器の非線形＠差をあらかじめ求めてデジタル記憶素子（
ＲＡＭ）に記憶し、通常動作（Ｄ／Ａｌ１Ｅ換動作）時
には、上記ＲＡＭから読み出した談差補正量を入力デー
タに加算することにより４形特性を教養する方法が知ら
れているｏ＊１１のＳ影特性教着方法を取り入れた回路
方式によるＤ／Ａ［換−路を自己校正方式Ｄ／Ａｌｌ！
−路を呼ぶことにする。
この方式については、すでにｅｌｌ１５ｓ−１００７４
４量会報において明らかになっているが１本発明の理解
に必要な範■で後にｌＩ！―する◇この方式によるＤ／
ムーｍｍ路を使用する場合、前述した選り、あらかじめ
、Ｄ／Ａ変換Ｗｉｉ路の非線形誤差を求めて校正する必
要があるが、この校正に要する時間は、０．２〜０．３
秒である０ ゛従来（かかるＤ／Ａ変換囲路を内蔵
したデジタルオーディオ再生装置では、該装置の電源投
入時にこの校正を行うことで対蝙していたが、装置内部
の他の回路等の影響によって１動作中に装置内部の温度
が上昇し、このため電源投入時に求めておいた非！ｇＩ
形誤差が変化してしまい、このＷＡ差からのずれが問題
となる。ところが、非ｓｔ誤差が変化したからと１云っ
て、前述した通り、校正を行うには、０゜２〜０．３秒
間必要であ″るからこめ間、Ｄ／Ａ変換機能は停止する
必要があり、そのためオーディオ再生装置では、この閏
、音声出力を遮断する必要が生じ１このことは音響機器
にとって大きな欠点となっていた。
４量会報において明らかになっているが１本発明の理解
に必要な範■で後にｌＩ！―する◇この方式によるＤ／
ムーｍｍ路を使用する場合、前述した選り、あらかじめ
、Ｄ／Ａ変換Ｗｉｉ路の非線形誤差を求めて校正する必
要があるが、この校正に要する時間は、０．２〜０．３
秒である０ ゛従来（かかるＤ／Ａ変換囲路を内蔵
したデジタルオーディオ再生装置では、該装置の電源投
入時にこの校正を行うことで対蝙していたが、装置内部
の他の回路等の影響によって１動作中に装置内部の温度
が上昇し、このため電源投入時に求めておいた非！ｇＩ
形誤差が変化してしまい、このＷＡ差からのずれが問題
となる。ところが、非ｓｔ誤差が変化したからと１云っ
て、前述した通り、校正を行うには、０゜２〜０．３秒
間必要であ″るからこめ間、Ｄ／Ａ変換機能は停止する
必要があり、そのためオーディオ再生装置では、この閏
、音声出力を遮断する必要が生じ１このことは音響機器
にとって大きな欠点となっていた。
本発明の目的は、従来技術の欠点をなくシ、自己校正形
Ｄ／Ａ変換回路を内蔵したデジタルオーディオ再生装置
において、音声出力の遮断が、使用者にとって気になら
ない程度ですむように、Ｄ／Ａ変換−路の自己校正を行
う手段を備えたデジタルオーディオ再生装置を提供する
ことにあるＱ本発明は１デジタルオーデイオ再生装置に
おい、てｔ・ディスクの如き信号源に記録された曲と曲
の間の無信号時間と蔦再生装置の再生動作、一時停止１
遍自中等の諸動作を制御するために装置に付属させた操
作スイッチの操作による諸動作の動作時間を利用して１
自己校正廖Ｄ／Ａ変換器の校正を随時性わせることによ
って、前述の目的を達成したものである・
次に図を参照して本発明の一実施例を説明する。
Ｄ／Ａ変換回路を内蔵したデジタルオーディオ再生装置
において、音声出力の遮断が、使用者にとって気になら
ない程度ですむように、Ｄ／Ａ変換−路の自己校正を行
う手段を備えたデジタルオーディオ再生装置を提供する
ことにあるＱ本発明は１デジタルオーデイオ再生装置に
おい、てｔ・ディスクの如き信号源に記録された曲と曲
の間の無信号時間と蔦再生装置の再生動作、一時停止１
遍自中等の諸動作を制御するために装置に付属させた操
作スイッチの操作による諸動作の動作時間を利用して１
自己校正廖Ｄ／Ａ変換器の校正を随時性わせることによ
って、前述の目的を達成したものである・
次に図を参照して本発明の一実施例を説明する。
１１１ｊＩｇは、本発明において使用する前述の自己校
正拳り／Ａ蛮換器の關路榔威を示すブロック図である・
本−路は１前述したとおり、特ｇｓｓｓ−１００７４４
を公報において公知のものであるが、以下１ボ発明の理
解に必要な範真でその説明を行なう◎ 第１１１において、入力ディジタルデータ２０４ｊ、い
ま１０ビツトであるものとする。その上位４ピツ）２０
ｍの纏廖性が悪い場合を想定する。そして、上位４ビツ
トの纏拳ＩＩＡ差の最大値は下位４ビツト（１！）Ｌ８
Ｂ）＠痺で補正できるものとする。
正拳り／Ａ蛮換器の關路榔威を示すブロック図である・
本−路は１前述したとおり、特ｇｓｓｓ−１００７４４
を公報において公知のものであるが、以下１ボ発明の理
解に必要な範真でその説明を行なう◎ 第１１１において、入力ディジタルデータ２０４ｊ、い
ま１０ビツトであるものとする。その上位４ピツ）２０
ｍの纏廖性が悪い場合を想定する。そして、上位４ビツ
トの纏拳ＩＩＡ差の最大値は下位４ビツト（１！）Ｌ８
Ｂ）＠痺で補正できるものとする。
２０ｂは下位６ビツトのデータを示す０２１は選択回路
であり１補正モードとＡＤ変換モードにより、選択する
データが相異する。２２繍補正崖踏付ｐＡ変換磐であり
Ｓ後で詳述されφｏ零３はランプ関数発生−ＩＩ（三角
波発生回路を當むｏ、）１２４はコンパレータ、２Ｂは
８Ｒ７リツブ７ｐ了プ１２６はクロ？り発生器、２７は
ＡＮＤ・ＧＡｆｆｌｌ。
であり１補正モードとＡＤ変換モードにより、選択する
データが相異する。２２繍補正崖踏付ｐＡ変換磐であり
Ｓ後で詳述されφｏ零３はランプ関数発生−ＩＩ（三角
波発生回路を當むｏ、）１２４はコンパレータ、２Ｂは
８Ｒ７リツブ７ｐ了プ１２６はクロ？り発生器、２７は
ＡＮＤ・ＧＡｆｆｌｌ。
２８はクロックパルスのクウンタ、２１１．はＲＡＭな
どのメモリ、３０はＩＩｌのカウンタ、３１はＤＡ変換
１ｌＩ２２の出力端である。
どのメモリ、３０はＩＩｌのカウンタ、３１はＤＡ変換
１ｌＩ２２の出力端である。
先ず、補正モードにおける動作を＄１１２１１を参照し
て説明する。なお、第２ＷＪは、第１図の一路←おける
各部儒！り波形を示すタイミングチャージである。
て説明する。なお、第２ＷＪは、第１図の一路←おける
各部儒！り波形を示すタイミングチャージである。
第ｔｇにおいて、端子３２から補正モード信号Ｃ＊２Ｅ
ｂ）が入力されると、ランプ関数発生囲路２３がランプ
関−を発生しはじめると同時に、選択回路２１はカウン
タ３０の出力を連部する。。
ｂ）が入力されると、ランプ関数発生囲路２３がランプ
関−を発生しはじめると同時に、選択回路２１はカウン
タ３０の出力を連部する。。
このとき、ディジタル入力２０の下位ビット群２０ｂ及
びメモリ２９の出力は＠０”に設定しておくＯこのため
、ＤＡ変換＠２２の入力は（００００００００００）
テアリ、出力は第２ｗ１（Ｃ）＆：示すようにＮ ｅＯ
Ｖである０そして、ランプ関数がこの基準電圧となる６
ｅ＠Ｖを超えるとコンパレータ２４が動作し、ＳＲ７
リップ７四ツブ２５をセットし、カウンタ２ｓのカウン
トを開始すると同時に、メモリ２９の（００００）番地
にカウンタ２８の内容ヲ書きこむ（この場合は（０００
０００００００）である。）。
びメモリ２９の出力は＠０”に設定しておくＯこのため
、ＤＡ変換＠２２の入力は（００００００００００）
テアリ、出力は第２ｗ１（Ｃ）＆：示すようにＮ ｅＯ
Ｖである０そして、ランプ関数がこの基準電圧となる６
ｅ＠Ｖを超えるとコンパレータ２４が動作し、ＳＲ７
リップ７四ツブ２５をセットし、カウンタ２ｓのカウン
トを開始すると同時に、メモリ２９の（００００）番地
にカウンタ２８の内容ヲ書きこむ（この場合は（０００
０００００００）である。）。
第２ＷＪにおいて、（萄はりＰツク発生器２６の発生パ
ル不を、（ロ）は一端子３２に印加される補正モード信
号を１（Ｃ）はランプ関数発生囲路２３の出力２３烏ヲ
示ス。コンパレータ２４の出力は同１１（ｄ）に示され
ており、Ｍｌ！Ｉ（ｅ）は８Ｒアリツブ７リツプ２ｓの
Ｑ出力、同１ｉ（ｆ）はカウンタ３０の内容を示す・ ランプ関数が匂■を越えた時点で１カウン、り３０の内
容は（０００１）となるから、ＤＡ変換−２２の入力、
（０００，１００００００）に財応した出力、すなわち
ＪＶとなり１以下間機の動作が続く。すなわち１ランプ
間数がｅｌＶを越える（ｔ−１１）と、再びコンパレー
タ２４が動作し、メモリ２９の（０００１）番地に１カ
ウンタ２８の内容を読み込む０このカウンタ２８の内容
がＤＡ変換器２２の入力（０００１００００００）に対
する補正量となる。同様に、（００１０００００００）
〜（１１１１００００００）に財するカウンタ２８の内
容をメ毫り２９のそれぞれの番地に読み込み、補正モー
ドが終了する。
ル不を、（ロ）は一端子３２に印加される補正モード信
号を１（Ｃ）はランプ関数発生囲路２３の出力２３烏ヲ
示ス。コンパレータ２４の出力は同１１（ｄ）に示され
ており、Ｍｌ！Ｉ（ｅ）は８Ｒアリツブ７リツプ２ｓの
Ｑ出力、同１ｉ（ｆ）はカウンタ３０の内容を示す・ ランプ関数が匂■を越えた時点で１カウン、り３０の内
容は（０００１）となるから、ＤＡ変換−２２の入力、
（０００，１００００００）に財応した出力、すなわち
ＪＶとなり１以下間機の動作が続く。すなわち１ランプ
間数がｅｌＶを越える（ｔ−１１）と、再びコンパレー
タ２４が動作し、メモリ２９の（０００１）番地に１カ
ウンタ２８の内容を読み込む０このカウンタ２８の内容
がＤＡ変換器２２の入力（０００１００００００）に対
する補正量となる。同様に、（００１０００００００）
〜（１１１１００００００）に財するカウンタ２８の内
容をメ毫り２９のそれぞれの番地に読み込み、補正モー
ドが終了する。
続いて＼ＤＡＤＡ変換器作を説明する０選択回路２１は
入力データの上位４ビット分２０ｍを選択する。そして
、Ｄ人変換ｌＩ２２にこの上位４ピツＦと下位６ビツ）
２０ｂとメモリ２９からの補正量が同時に入力され１補
正されたアナログ信号が出力端３１に出力される０補正
量は上位４ビツトのディジタルデータでアドレスされる
。
入力データの上位４ビット分２０ｍを選択する。そして
、Ｄ人変換ｌＩ２２にこの上位４ピツＦと下位６ビツ）
２０ｂとメモリ２９からの補正量が同時に入力され１補
正されたアナログ信号が出力端３１に出力される０補正
量は上位４ビツトのディジタルデータでアドレスされる
。
以上、本発明において使用する自己校正形Ｄ／Ａｉ換器
の大要を説明したが、かかる変換器における補正モード
時の校正動作には１前述したとおり、通常０．２〜０．
３秒程度を要し、この間、通常のＤ／Ａ変換機能は停止
することになる。
の大要を説明したが、かかる変換器における補正モード
時の校正動作には１前述したとおり、通常０．２〜０．
３秒程度を要し、この間、通常のＤ／Ａ変換機能は停止
することになる。
ｊ１１３１１は本発明の一実施例を示すブ窒ツク図であ
るｏｌｌＱｉ−おいて１２は音電信号記録媒体としての
ＰＣＭディスク、１３はディスクモータ、１４は光ピツ
クアップであり、ディスク１２に記録された信号を光の
回折効果を利用して読み取るものである・１５は前置増
幅４１１１％１６は復調器である。ｌγは、自己校正形
のＤ／Ａ変換属路である。このＤ／Ａ変換回路１７でア
ナジグ信号に変換された出力信号は、出力囲路１８に印
加され、オーディオ出力となる。
るｏｌｌＱｉ−おいて１２は音電信号記録媒体としての
ＰＣＭディスク、１３はディスクモータ、１４は光ピツ
クアップであり、ディスク１２に記録された信号を光の
回折効果を利用して読み取るものである・１５は前置増
幅４１１１％１６は復調器である。ｌγは、自己校正形
のＤ／Ａ変換属路である。このＤ／Ａ変換回路１７でア
ナジグ信号に変換された出力信号は、出力囲路１８に印
加され、オーディオ出力となる。
一方、雪１は操作キーであり、ディスク１２の再生開始
、停止等の操作を行うのに用いられる。
、停止等の操作を行うのに用いられる。
２０は制御回路で１操作キー２１が押された脚間パルス
を発生するように構成されている。一方、復調１ｉ１６
はＰＣＭディスク１２に記録された曲と曲の間のいわゆ
る無音溝を検出し、この間、一定のパルスを発生するよ
うに構成されている〇通電、ＰＣＭディスク１２に記録
されたデータにはＰＣＭ化された音声信号と同時に１曲
の書号、演＊ａ過時１１ａ１曲中１曲間等の制御信号も
記録されており、ｕＩＭ回路１６で、これら制御信号を
取り出すことは容易であるのでその詳細な説明は、省略
する〇 一方曲間は、時間にして通常５〜１０秒程度である。１
９は、論理和回路であり１操作キー２１が押されたＨ間
に制御回路２０から出力されるノぐルスと復１１１１Ｍ
路１６からの曲間を示すパルスの論理和をとるように接
続され、この論理和出力は、自己校正形Ｌ）／Ａ変換回
路１７の補正モード信号入力端子（第１図における端子
３２に相当）に接続されている。従って曲間、又は、オ
ーディオ再生装置の操作キーが押された時点のいづれの
場合にも自己校正形Ｄ／Ａ変換Ｎ路の校正を行うことが
用紙である０ 本発明によれば、ディスタに記録された曲と曲との間、
叉は、操作キーを押した瞬間に自己校正形Ｄ／に変換回
路の校正を行うことができる。
を発生するように構成されている。一方、復調１ｉ１６
はＰＣＭディスク１２に記録された曲と曲の間のいわゆ
る無音溝を検出し、この間、一定のパルスを発生するよ
うに構成されている〇通電、ＰＣＭディスク１２に記録
されたデータにはＰＣＭ化された音声信号と同時に１曲
の書号、演＊ａ過時１１ａ１曲中１曲間等の制御信号も
記録されており、ｕＩＭ回路１６で、これら制御信号を
取り出すことは容易であるのでその詳細な説明は、省略
する〇 一方曲間は、時間にして通常５〜１０秒程度である。１
９は、論理和回路であり１操作キー２１が押されたＨ間
に制御回路２０から出力されるノぐルスと復１１１１Ｍ
路１６からの曲間を示すパルスの論理和をとるように接
続され、この論理和出力は、自己校正形Ｌ）／Ａ変換回
路１７の補正モード信号入力端子（第１図における端子
３２に相当）に接続されている。従って曲間、又は、オ
ーディオ再生装置の操作キーが押された時点のいづれの
場合にも自己校正形Ｄ／Ａ変換Ｎ路の校正を行うことが
用紙である０ 本発明によれば、ディスタに記録された曲と曲との間、
叉は、操作キーを押した瞬間に自己校正形Ｄ／に変換回
路の校正を行うことができる。
通常、オーディオ装置の内部温度の上昇は２０曳〜３０
度であるが、電源投入後、装置のサイズにもよるが、通
常の大きさの装置を考えると、２〜３＃！を間で一定温
度に達する。一方、ＩＣ内部の素子の温度による羨化を
較正するには１例えば１６ビツト精度を得るためには１
数分毎に校正する必要がある０本発明を適用すると１例
えば、曲間の時間は、２〜３分毎に５〜１０秒程度ある
ため、装置内部の温度変化に十分に対応できるように較
正することができる。また、操作キーを操作するのは、
通常再生開始指示、又は１一時停止等の場合であり、こ
れらの場合に再生信号を遮断し、校正を行っても、使用
者に不自然な感じを与えることはない。
度であるが、電源投入後、装置のサイズにもよるが、通
常の大きさの装置を考えると、２〜３＃！を間で一定温
度に達する。一方、ＩＣ内部の素子の温度による羨化を
較正するには１例えば１６ビツト精度を得るためには１
数分毎に校正する必要がある０本発明を適用すると１例
えば、曲間の時間は、２〜３分毎に５〜１０秒程度ある
ため、装置内部の温度変化に十分に対応できるように較
正することができる。また、操作キーを操作するのは、
通常再生開始指示、又は１一時停止等の場合であり、こ
れらの場合に再生信号を遮断し、校正を行っても、使用
者に不自然な感じを与えることはない。
第１１ｉＵは本発明において使用する自己校正形Ｄ／Ａ
変換器の（ロ）路構成を示すブロック図、第２ｍは第ｔ
Ｓの回路における各部信号の波形を示すタイミングチャ
ート、第３ｗＪは本発明の一実施例を示すブロック図、
である。 符号説明 １２・・・・・・ＰＣＭディスク、１３・・・・・・デ
ィスクモータ、１４・・・・・・光ピツクアップ、１５
・川・・前置場−器、１６・・・・・・復調器、１７・
・・・・・Ｄ／Ａ変換団路、１８・・・・・・出力回路
、１９・・・・・・論理和回路１２０・・・・・・制御
囲路、２１・・・・・・操作キー代理人 弁理士 並
木 昭 夫 第１図 箸 ２ＷＪ 第 ３ 図 ／１
変換器の（ロ）路構成を示すブロック図、第２ｍは第ｔ
Ｓの回路における各部信号の波形を示すタイミングチャ
ート、第３ｗＪは本発明の一実施例を示すブロック図、
である。 符号説明 １２・・・・・・ＰＣＭディスク、１３・・・・・・デ
ィスクモータ、１４・・・・・・光ピツクアップ、１５
・川・・前置場−器、１６・・・・・・復調器、１７・
・・・・・Ｄ／Ａ変換団路、１８・・・・・・出力回路
、１９・・・・・・論理和回路１２０・・・・・・制御
囲路、２１・・・・・・操作キー代理人 弁理士 並
木 昭 夫 第１図 箸 ２ＷＪ 第 ３ 図 ／１
Claims (1)
- ｌ）自己校正機能をもち、変換動作に先立って校正モー
ドの動作を行なうデジタル・アナログ変換器（以下、Ｄ
／Ａ変換器と云う）を備えたデジタルオーディオ再生装
置において１音楽信号記録媒体に記録された信号のうち
から無音状態にある信号部分を検出する検出手段と１前
記記録謀体の再生斃始、停止等の動作を制御する操作手
段とを具備し、前記検出手段による検出信号および操作
手段による制御信号の何れか一方または双方を前記Ｄ／
Ａ変換器における校正モードの動作開始のためのトリガ
信号としたことを特徴とするデジタルオーディオ再生装
置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1488382A JPS58133614A (ja) | 1982-02-03 | 1982-02-03 | デジタルオ−デイオ再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1488382A JPS58133614A (ja) | 1982-02-03 | 1982-02-03 | デジタルオ−デイオ再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58133614A true JPS58133614A (ja) | 1983-08-09 |
Family
ID=11873407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1488382A Pending JPS58133614A (ja) | 1982-02-03 | 1982-02-03 | デジタルオ−デイオ再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58133614A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119215A (en) * | 1976-03-30 | 1977-10-06 | Fujitsu Ltd | Automatic diagnosing apparatus for information reproducers |
| JPS52134406A (en) * | 1976-05-04 | 1977-11-10 | Hitachi Ltd | Test system for clock generator circuit |
| JPS55100744A (en) * | 1979-01-29 | 1980-07-31 | Hitachi Ltd | Da converter with correction circuit |
-
1982
- 1982-02-03 JP JP1488382A patent/JPS58133614A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119215A (en) * | 1976-03-30 | 1977-10-06 | Fujitsu Ltd | Automatic diagnosing apparatus for information reproducers |
| JPS52134406A (en) * | 1976-05-04 | 1977-11-10 | Hitachi Ltd | Test system for clock generator circuit |
| JPS55100744A (en) * | 1979-01-29 | 1980-07-31 | Hitachi Ltd | Da converter with correction circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577319A (en) | Error flag processor | |
| JPH0123799B2 (ja) | ||
| KR970004085B1 (ko) | Cd 재생용 집적회로 | |
| US5402398A (en) | Digital data processing apparatus capable of converting CD-DA audio data into blocks | |
| JPH0734277B2 (ja) | ビデオテープレコーダーの音声メッセージ記憶回路及びその制御方法 | |
| JPS62257691A (ja) | Ｐｃｍ録音再生装置のサブコ−ド信号発生装置 | |
| JPH0138800Y2 (ja) | ||
| JPH0528638Y2 (ja) | ||
| JPS627557B2 (ja) | ||
| JPS5841493A (ja) | ディジタルレコ−ド再生装置 | |
| US6680885B2 (en) | Optical disc system for efficiently controlling sled motor thereof | |
| JPH026147B2 (ja) | ||
| JPH0559505B2 (ja) | ||
| JPS6242514B2 (ja) | ||
| JPH0422397Y2 (ja) | ||
| JPS6314428B2 (ja) | ||
| SU809389A1 (ru) | Аналоговое запоминающее устрой-CTBO | |
| JP2634407B2 (ja) | デイジタルオーデイオ信号の誤り補正装置 | |
| KR890001896B1 (ko) | 디지탈 오디오기기의 단일트랙 변조회로 | |
| JPS58133034A (ja) | デジタル・アナログ変換回路 | |
| JPH0559504B2 (ja) | ||
| JPS6342896B2 (ja) | ||
| JPH07131250A (ja) | 記憶再生装置 | |
| JPH0212673A (ja) | 記録データ判定装置 | |
| JPS62266773A (ja) | デイジタルオ−デイオ再生装置 |