JPS58137310A - 周波数弁別器 - Google Patents
周波数弁別器Info
- Publication number
- JPS58137310A JPS58137310A JP57020368A JP2036882A JPS58137310A JP S58137310 A JPS58137310 A JP S58137310A JP 57020368 A JP57020368 A JP 57020368A JP 2036882 A JP2036882 A JP 2036882A JP S58137310 A JPS58137310 A JP S58137310A
- Authority
- JP
- Japan
- Prior art keywords
- detector
- frequency
- signal
- operational amplifier
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 238000001615 p wave Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 208000019300 CLIPPERS Diseases 0.000 description 2
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は周波数変調器の自動発振周波数を制御するため
に用いられる周波数弁別器、さらに詳しく云えば電源投
入時の立ち上がりおよび周波数弁別特性を改善した周波
数弁別器に関する。
に用いられる周波数弁別器、さらに詳しく云えば電源投
入時の立ち上がりおよび周波数弁別特性を改善した周波
数弁別器に関する。
一般に周波数変調器にはそれ自体で高い周波数安定度を
得ることの難しい自励発振器が用いられる。そのため、
通常、周波数弁別器を用いて変調用自動発振器の周波数
を自動的に安定制御する方法がとられている。上記周波
数弁別器としでは位相比較機能が十分に集積回路化され
、回路定数が変動しても中心周波数の変動しない周波数
弁別器が昭和５２年特許願第２７５７１号に示されてい
る。
得ることの難しい自励発振器が用いられる。そのため、
通常、周波数弁別器を用いて変調用自動発振器の周波数
を自動的に安定制御する方法がとられている。上記周波
数弁別器としでは位相比較機能が十分に集積回路化され
、回路定数が変動しても中心周波数の変動しない周波数
弁別器が昭和５２年特許願第２７５７１号に示されてい
る。
第１図はこの従来の回路を示したもので２つの入力信号
の位相を比較し、一方の位相に対する他方の位相の進み
および遅れに対応してそれぞれ別々の出力端子から前記
２つの入力信号の位相差に比例したパルス幅の信号を出
力するディジタル位相比較器と位相比較器の２つの出力
端子に別々に直列に接続された１対の低域通過ｐ波器と
高域通過−波器と、前記ｐ波器のそれぞれの出力を入力
とする２つの検波器と検波器の出力に別々に接続された
２つの貫通コンデンサと貫通コンデンサの出力を入力と
する演算増幅器によシ構成される。
の位相を比較し、一方の位相に対する他方の位相の進み
および遅れに対応してそれぞれ別々の出力端子から前記
２つの入力信号の位相差に比例したパルス幅の信号を出
力するディジタル位相比較器と位相比較器の２つの出力
端子に別々に直列に接続された１対の低域通過ｐ波器と
高域通過−波器と、前記ｐ波器のそれぞれの出力を入力
とする２つの検波器と検波器の出力に別々に接続された
２つの貫通コンデンサと貫通コンデンサの出力を入力と
する演算増幅器によシ構成される。
第１図において、端子ａＫは周波数変調器の公称周波数
に相当する基準周波数ｆＲなる入力が加えられ、端子ｂ
Ｋは周波数変調用の自励発振器の出力周波数に相当す７
）ｆｖなる入力が加えられる。これら２つの入力は、そ
れぞれクリッパ回路１０１および１０２において矩形波
に整形され、それぞれ出力１および２となる。出力１お
よび２は位相比較器１０３の２つの人力に加えられる。
に相当する基準周波数ｆＲなる入力が加えられ、端子ｂ
Ｋは周波数変調用の自励発振器の出力周波数に相当す７
）ｆｖなる入力が加えられる。これら２つの入力は、そ
れぞれクリッパ回路１０１および１０２において矩形波
に整形され、それぞれ出力１および２となる。出力１お
よび２は位相比較器１０３の２つの人力に加えられる。
位相比較器１０３では出力２の位相に対して出力１の位
相が０〜３６０度進んでいるときはその進み期間だけ端
子ｄにパルスを出力し、出力２の位相に対して出力１の
位相がθ〜３６０１ｆ：遅れているときはその遅れ期間
だけ端子ｃｉｃパルスを出力する。
相が０〜３６０度進んでいるときはその進み期間だけ端
子ｄにパルスを出力し、出力２の位相に対して出力１の
位相がθ〜３６０１ｆ：遅れているときはその遅れ期間
だけ端子ｃｉｃパルスを出力する。
端子ＣおよびｄＫ導びかれた出力３および４は別々に直
列に接続された１対の低域通過ｐ波器と高域通過Ｐ波器
１０４ 、１０６および１０５ 、１０７を通りそれぞ
れ検波器１０８および１０９ Ｋ加えられる。検波器１
０８番よび１０９ではそれぞれの入力信号を直流電圧に
変換する。検波器１０８ 、１０９の出力５および６は
貫通コンデンサＣ１およびＣｍを通シ演算増幅器１１０
の反転または非反転のそれぞれの入力端子に加えられる
。演算増幅器１１０では出カフおよび８の差を反転増幅
し、その出力９を端子ｅＶｃ導び〈。出力９Ｆｉ先に述
べた周波数変調用の自励発振器の発振周波数を制御する
ための端子に加えられる。
列に接続された１対の低域通過ｐ波器と高域通過Ｐ波器
１０４ 、１０６および１０５ 、１０７を通りそれぞ
れ検波器１０８および１０９ Ｋ加えられる。検波器１
０８番よび１０９ではそれぞれの入力信号を直流電圧に
変換する。検波器１０８ 、１０９の出力５および６は
貫通コンデンサＣ１およびＣｍを通シ演算増幅器１１０
の反転または非反転のそれぞれの入力端子に加えられる
。演算増幅器１１０では出カフおよび８の差を反転増幅
し、その出力９を端子ｅＶｃ導び〈。出力９Ｆｉ先に述
べた周波数変調用の自励発振器の発振周波数を制御する
ための端子に加えられる。
ここで貫通コンデンサＣ１およびＣｔは検波器１０８゜
１０９側からの高周波成分のリークを切ることを目的と
して−るのでＣＩ、Ｃ２の容量値は大きく、電源投入時
に検波器１０８ 、１０９の出力である直流電圧に立ち
上がるまでの充電に比較的時間がかかる。
１０９側からの高周波成分のリークを切ることを目的と
して−るのでＣＩ、Ｃ２の容量値は大きく、電源投入時
に検波器１０８ 、１０９の出力である直流電圧に立ち
上がるまでの充電に比較的時間がかかる。
を通コンデンサＯｓ 、 Ｃｔの充電のための立ち上が
抄の遅れは、この周波数弁別器を自動周波数制御回路に
用いた場合、電源投入時の変調用自励発振器の公称周波
数への引き込み範囲を非常に狭くする。
抄の遅れは、この周波数弁別器を自動周波数制御回路に
用いた場合、電源投入時の変調用自励発振器の公称周波
数への引き込み範囲を非常に狭くする。
また周波数弁別器の２つの入力信号の位相差が０のとき
検波器１０８ 、１０９の出力５．６は演算増幅器１１
Ｇのオフセット電圧に相当するが、従来の周波数弁別器
では、外乱の人力によって演算増幅９１１０のオフセッ
ト電圧にゆらぎを生じやすい。このゆらぎは、変調用自
励発振器の発振周波数のゆらぎへつながる。
検波器１０８ 、１０９の出力５．６は演算増幅器１１
Ｇのオフセット電圧に相当するが、従来の周波数弁別器
では、外乱の人力によって演算増幅９１１０のオフセッ
ト電圧にゆらぎを生じやすい。このゆらぎは、変調用自
励発振器の発振周波数のゆらぎへつながる。
本発明の目的は自動周波数制御回路にシいて、電源投入
時の立ち上がりが急速で、変調用自励発振器の公称周波
数への引き込みが安定な、しかも自励発振周波数のゆら
ぎが少ない周波数弁別器を提供することにある。
時の立ち上がりが急速で、変調用自励発振器の公称周波
数への引き込みが安定な、しかも自励発振周波数のゆら
ぎが少ない周波数弁別器を提供することにある。
前記目的を達成するために本発明による周波数弁別器は
基準周波数である第１人刃傷号と自動周波数制御回路の
自励発振器の周波数である第２人刃傷号の位相を比較し
、一方の信号の位相に対する他方の信号の位相の進みお
よび遅れに対応してそれぞれ別々の出力端子から前記第
１、第２人刃傷号の位相差に比例したパルス幅の信号を
出力するディジタル位相比較器と、前記ディジタル位相
比較器の２つの出力にそれぞれ接続された、低域通過Ｖ
波器および鳥域通過Ｐ波器よりなる第１．Ｉ’＄２の直
列回路と、前記第１．第２直列回路のそれぞれの出力を
入力としたダイオード２本からなる倍電圧整扼回路の第
１．第２検波器と、前記第１，１４２検波器の出力に別
々に接続された第１．第２貫通コンデンサと、前記第１
と第２貫通コンデンサの出力の差を増幅し、その出力が
前記自励発振器の発振周波数制御信号に用いられる演算
増幅器とからなる同波数弁別器において、前記演算増幅
器の電源電圧の極性に対応させて前記第１．ＩＪ２検波
器の各ダイオードの向きを定め、前記電源とアース間に
接続した抵抗の分圧点を前記第１゜ｖＪ２検波器に接続
することにより前記第１．第２検波器に演算増幅器のオ
フセット電圧相当分を与えるとともに電源投入時、前記
各ダイオードを通して前記各貫通コンデンサを充電する
ように構成しである。
基準周波数である第１人刃傷号と自動周波数制御回路の
自励発振器の周波数である第２人刃傷号の位相を比較し
、一方の信号の位相に対する他方の信号の位相の進みお
よび遅れに対応してそれぞれ別々の出力端子から前記第
１、第２人刃傷号の位相差に比例したパルス幅の信号を
出力するディジタル位相比較器と、前記ディジタル位相
比較器の２つの出力にそれぞれ接続された、低域通過Ｖ
波器および鳥域通過Ｐ波器よりなる第１．Ｉ’＄２の直
列回路と、前記第１．第２直列回路のそれぞれの出力を
入力としたダイオード２本からなる倍電圧整扼回路の第
１．第２検波器と、前記第１，１４２検波器の出力に別
々に接続された第１．第２貫通コンデンサと、前記第１
と第２貫通コンデンサの出力の差を増幅し、その出力が
前記自励発振器の発振周波数制御信号に用いられる演算
増幅器とからなる同波数弁別器において、前記演算増幅
器の電源電圧の極性に対応させて前記第１．ＩＪ２検波
器の各ダイオードの向きを定め、前記電源とアース間に
接続した抵抗の分圧点を前記第１゜ｖＪ２検波器に接続
することにより前記第１．第２検波器に演算増幅器のオ
フセット電圧相当分を与えるとともに電源投入時、前記
各ダイオードを通して前記各貫通コンデンサを充電する
ように構成しである。
前記構成によれば、周波数弁別特性が安定となり、本発
明の目的は完全に達成される。
明の目的は完全に達成される。
以下、図面を参照して本発明をさらに詳【７く説明する
。第２図（ａ）は本発明による周波数弁別器の第１の実
施例を示すブロック図である。
。第２図（ａ）は本発明による周波数弁別器の第１の実
施例を示すブロック図である。
図において、第１図と同じ部分にＦｉ回し符号が付して
あ抄、倍電圧整流器である検波器１０８゜１０９Ｆｉ演
算増幅器１１０の正電源に対応して構成されている。す
なわちダイオードＤ１． Ｄ４のアノードはそれぞれコ
ンデンサＣｓ 、 Ｃ４を介して一波器１０６ 、１０
７の出力側に、カソードはそれぞれ貫通コンデンサＣ１
，Ｃ雪の入力側に接続され、ダイオードＤｚ 、 Ｄｓ
の、カソードはそれぞれダイオードＤｌ、Ｄ４のアノー
ドに接続され、ダイオードＤｚ 、 Ｄｓのアノードは
互に接続されている。演算増幅器１１０の正電源とアー
ス間には可変抵抗Ｂが接続されており、その分圧点は上
記ダイオードＤｓ 、 Ｄ４のアノード接続点が接続さ
れている。
あ抄、倍電圧整流器である検波器１０８゜１０９Ｆｉ演
算増幅器１１０の正電源に対応して構成されている。す
なわちダイオードＤ１． Ｄ４のアノードはそれぞれコ
ンデンサＣｓ 、 Ｃ４を介して一波器１０６ 、１０
７の出力側に、カソードはそれぞれ貫通コンデンサＣ１
，Ｃ雪の入力側に接続され、ダイオードＤｚ 、 Ｄｓ
の、カソードはそれぞれダイオードＤｌ、Ｄ４のアノー
ドに接続され、ダイオードＤｚ 、 Ｄｓのアノードは
互に接続されている。演算増幅器１１０の正電源とアー
ス間には可変抵抗Ｂが接続されており、その分圧点は上
記ダイオードＤｓ 、 Ｄ４のアノード接続点が接続さ
れている。
電源が投入されたとき、貫通コンデンサＣ１お工びＣ鵞
の充電のための電流がダイオードＤ１〜Ｄ４を通して流
れるため貫通コンデンサＣｓおよびＣｍは矢印Ａの方向
に急速に充電される。
の充電のための電流がダイオードＤ１〜Ｄ４を通して流
れるため貫通コンデンサＣｓおよびＣｍは矢印Ａの方向
に急速に充電される。
可変抵抗Ｒを介し２てダイオードＤｓ 、 Ｄｓのアノ
ードの接続点に加見られる電圧は演算増幅器１１０のオ
フセラ）？’ｔＥＨ，ｌＣ相当する。このオフセット電
圧が加えられているため、図示しない変調用自励発振器
の自動発振周波数のゆらぎは従来に比較し大幅に減少す
る。具体的には５分の１程度まで減少した。
ードの接続点に加見られる電圧は演算増幅器１１０のオ
フセラ）？’ｔＥＨ，ｌＣ相当する。このオフセット電
圧が加えられているため、図示しない変調用自励発振器
の自動発振周波数のゆらぎは従来に比較し大幅に減少す
る。具体的には５分の１程度まで減少した。
第２図（ｂ）は本発明の第２の実施例を示すブロック図
である。この例は演算増幅器１１０の電源が負の場合で
、検波器１０８ 、１０９の各ダイオードの向きは第２
図＜ａ＞の場合の逆になっている。したがって、電源投
入時の貫通コンデンサーｃｌ、ｃ、への充電電流は矢印
Ｂの方向に流れ、貫通コンデンサＣｒ、Ｃｚｔ１急速に
充電される。
である。この例は演算増幅器１１０の電源が負の場合で
、検波器１０８ 、１０９の各ダイオードの向きは第２
図＜ａ＞の場合の逆になっている。したがって、電源投
入時の貫通コンデンサーｃｌ、ｃ、への充電電流は矢印
Ｂの方向に流れ、貫通コンデンサＣｒ、Ｃｚｔ１急速に
充電される。
以上、詳しく説明したように本発明によれば電源投入時
、貫通コンデンサは急速に充電されるので本発明回路を
用いる自動周波数制御回路の変調用自励発振器の公称周
波数への引き込みが安定となる。なお従来は、電源投入
時、その立上がシが確実になるように自動周波数制御回
路には遅延回路等を用いているが、それらを省略できる
。また本発明回路によって変調用自励発振器の自動発振
周波数のゆらぎを小さくできる。
、貫通コンデンサは急速に充電されるので本発明回路を
用いる自動周波数制御回路の変調用自励発振器の公称周
波数への引き込みが安定となる。なお従来は、電源投入
時、その立上がシが確実になるように自動周波数制御回
路には遅延回路等を用いているが、それらを省略できる
。また本発明回路によって変調用自励発振器の自動発振
周波数のゆらぎを小さくできる。
第１図は従来の周波数弁別器のブロック図、第２図（Ｉ
Ｉ）は本発明による周波数弁別器の実施例を示すブロッ
ク図、第２図（ｂ） Ｆｉ本発明の他の実施例を示すブ
ロック図である。 １０１ 、１０２・・・クリッパ回路 １０３・・・ディジタル位相比較器 １０４ 、１０５ 、１０６ 、１０７・・・低域通過
Ｐ波器または高域通過Ｐ波器 １０８ 、１０９・・・検波器 １１０・・・演算増幅
器ａｔ 、 Ｃ２・・・貫通コンデンサ Ｃｓ〜Ｃｓ＋・・・コンデンサＤ１〜Ｄ４・・・ダイオ
ードＲ・・・可変抵抗 特許出願人 日本電気株式会社 代理人 弁理士 井ノロ 壽
Ｉ）は本発明による周波数弁別器の実施例を示すブロッ
ク図、第２図（ｂ） Ｆｉ本発明の他の実施例を示すブ
ロック図である。 １０１ 、１０２・・・クリッパ回路 １０３・・・ディジタル位相比較器 １０４ 、１０５ 、１０６ 、１０７・・・低域通過
Ｐ波器または高域通過Ｐ波器 １０８ 、１０９・・・検波器 １１０・・・演算増幅
器ａｔ 、 Ｃ２・・・貫通コンデンサ Ｃｓ〜Ｃｓ＋・・・コンデンサＤ１〜Ｄ４・・・ダイオ
ードＲ・・・可変抵抗 特許出願人 日本電気株式会社 代理人 弁理士 井ノロ 壽
Claims (1)
- 基準周波数である第１人力信号と自動周波数制御回路の
自励発振器の周波数である第２人力信号の位相を比較し
、一方の信号の位相に対する他方の信号の位相の進みお
よび遅れに対応してそれぞれ別々の出力端子から前記第
１．第２人力信号の位相差に比例したノ（ルス幅の信号
を出力するディジタル位相比較器と、前記ゲイジ ａ
タル位相比較器の２つの出力にそれぞれ接続された、低
域通過−波器および高域通過ｐ波器よりなる＊ｉ、第２
の直列回路と、前記＄１ν第２直列回路のそれぞれの出
力を入力としたタ°イオード２本からなる倍電圧整流１
屯路の第１．第？検波器と、前記第１．第２検波器Ｑ）
出力に別々に接続された第１．第２貰通コンデンサと、
前記第１と第２貫通コンデンサの出力の差を増幅し、そ
の出力が前記自励発振器の発振周波数制御信号に用いら
れる演算増幅器とからなる周波数弁別器において、前記
演算増幅器の電源電圧の極性に対応させて前記第１．第
２検波器の各ダイオードの向きを定め、前記電源とアー
ス間に接続した抵抗の分圧点を前記第１．第２検波器に
接続することにより前記第１．第２検波器に演算増幅器
のオフセット電圧相当分を与えるとともに電源投入時、
前記各ダイオードを通して前記各貫通コンデンサを充電
するように構成したことを特徴とする周波数弁別器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020368A JPS58137310A (ja) | 1982-02-09 | 1982-02-09 | 周波数弁別器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020368A JPS58137310A (ja) | 1982-02-09 | 1982-02-09 | 周波数弁別器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58137310A true JPS58137310A (ja) | 1983-08-15 |
| JPS6348447B2 JPS6348447B2 (ja) | 1988-09-29 |
Family
ID=12025130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57020368A Granted JPS58137310A (ja) | 1982-02-09 | 1982-02-09 | 周波数弁別器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137310A (ja) |
-
1982
- 1982-02-09 JP JP57020368A patent/JPS58137310A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348447B2 (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| JP2680345B2 (ja) | Ｐｗｍ制御による電源装置 | |
| EP0215362A2 (en) | AC power supply device | |
| US4706176A (en) | Clocked direct voltage converter | |
| US5400236A (en) | Inventor-controlled power unit | |
| EP0784372A2 (en) | AC-DC converter | |
| JPH0199476A (ja) | 高周波リンク変換装置 | |
| US2720622A (en) | Regulated low voltage power supply | |
| DE3742556C2 (de) | Einrichtung zum Ermitteln von Unsymmetrie | |
| US5258700A (en) | Generator unit having function of automatically adapting itself to parallel operation | |
| JPH1169631A (ja) | 発電システム及び発電システムの制御方法 | |
| US4167777A (en) | Switching-mode regulator | |
| GB2114780A (en) | Current control pulse width modulated inverter machine drive system | |
| JPS6348447B2 (ja) | ||
| JPH02106164A (ja) | 直列共振型ｄｃ−ｄｃコンバータ | |
| JP2732428B2 (ja) | チョッパ装置 | |
| JPH0718175Y2 (ja) | 全波整流回路 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPS6280565A (ja) | 無効電力検出装置 | |
| JPH049018B2 (ja) | ||
| JPS6124319A (ja) | 制御系入力用検出装置 | |
| JPS63199074U (ja) | ||
| JPH0136908B2 (ja) | ||
| JPS63136957A (ja) | 自励式スイツチングレギユレ−タ | |
| JPS5843181A (ja) | 直流電源の制御方式 |