JPS58138034A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかシ、特にリーク電
流を極めて小さくした半導体装置の製造方法に関する。

従来、シリコン基板に内在する酸素のために析出したシ
リコン酸化物および、それによりて誘起され九黴小欠陥
などをゲッタシンクとして利用するイントリンシック・
ゲッタリングと呼ばれるゲッタリング方法は、半導体装
置あるいは半導体素子を形成する以前のシリコン基板に
微小欠陥核形成用の熱処理を施していたためシリコン基
板中の最適酸素濃度のコン）ａ−ル、微小欠陥被形成の
ための熱処理の選択を誤ると微小欠陥が表面まで到達し
てしまい半導体素子が劣化し、製造上の歩留シと品質が
低下するなどの問題があった。

第１図（ａ）（ｂ）（Ｃ）は従来の製造方法を用い九場
合のシリコンウェーハの断面図である。シリコン基板中
の酸素談度が例えば３９ｐｐｍの高酸素濃度のシリコン
基板１に例えば７００℃で１０時間の熱処理を施し微小
欠陥核２を形成する（第１図（ａ））。

この時、微小欠陥核２はシリコン基板中の酸素渋腹が高
いためシリコン基板ｌの表面にまで形成される。次に前
記シリ；ン基板１にシリコンエピタキシャル層３を成長
する（第１図（ロ））。

シリコン基板１の表面に微小欠陥核が形成されているた
めにシリーｙエピタ中シャル層３には前記該２をもとに
して積層欠陥や転位などの結晶欠陥４がシリコンエピタ
キシャル成長時に形成されてしまう。その後、半導体素
子形成のためＯ熱処理が加えられる（第１図（Ｃ））。

しかるときはシリコン基板１の微小欠陥核２は次第に成
長し微小欠陥５となる。一方、エピタキシャル層中の結
晶欠陥は変化しない。

上記説明ではシリコン基板中の酸素濃度が高い場合であ
つ九が、酸素濃度が適当でありても熱処理が不適当であ
れば同様の結果となり表面近傍の結晶欠陥の丸め半導体
素子のリーク電流の増大となる問題があった。

以上のように、従来の方法ではシリコン基板中の最適酸
素濃度、微小欠陥核形成用の最適熱処理および、それに
伴う半導体素子形成の丸めの熱処理工程に制約があシ、
極く僅かでも最適値を拡ずれるとシリコン基板表面ある
いはシリコンエピタキシャル層表面Ｋｔで微小欠陥が到
達してしまい半導体素子特性を劣化させ、歩留シの低下
、品質の低下を招く問題があった。

本出願人はこれらの問題点を解決する方法として特願昭
５６−１３５２８２号を出願した。この方法社シリ；ン
基板上にシリコンエピタキシャル層を成長させたのち、
５００〜９００℃の温度範囲で１時間以上の熱処理を該
基板に／施すことを特徴とするものである。す々わち第
２図（１）（ロ）に示すとおシ半導体素子を形成する以
前の例えば酸素濃度が３９　ｐ　ｐｍのシリコン基板６
に熱処理を施すことなくシリコンエピタキシャル層７を
既知の方法で成長させ九のち例えば７００℃の温度で１
０時間の熱処理を施すと高酸素濃度のシリコン基板６に
＃。

高書度な微小欠陥核８が形成されるが、低酸素濃度であ
るシリコンエピタキシャル層７に紘黴小欠陥は殆んど形
成されない（第２図（ａ））。その後、半導体素子を形
成するための熱処理を経ることによシリコン基板６の微
小欠陥核８紘黴小欠陥９に成長するが、シリコンエピタ
キシャル層７には微小欠陥９は殆んど形成されない（第
２図６））。

以上の改東方法によれば酸素の丸め析出し九シリコン酸
化物およびそれによって誘起された微小欠陥が存在する
がシリコンエピタキシャル層中にはそれらが殆んど存在
しない丸め、シリコン基板の酸素濃度の最適範囲が広く
なシ、熱処理範囲も広くなり半導体素子の特性も大幅に
改良することができた。

しかしながら以上の改良方法は従来方法に比べての問題
であり、基板全域には微小欠陥核が形成されることには
質りがない。従って半導体素子形成の丸めの熱処理が高
温、長時間になるに従いあるいは、シリコン基板中の微
小欠陥核密度が極度に高い場合従来例で述べたようにシ
リコン基板に形成された微小欠陥や転位などがエピタキ
シャル層中に伸張してくることがあシ、製品のリーク電
流をひき起す原因となりている。従って本発明は上記欠
点を除き、微小欠陥発生はシリコン基板中に限定し、エ
ピタキシャル層は無欠陥層として形成し、これに形成す
る半導体素子のリーク電流を少くシ、特性劣化のすくな
い高歩留り、高品質の半導体装置の製造方法を提供する
Ｋある。

すなわち本発明の要旨は、シリコン基板を高温熱処理し
九のち、該基板の表面に半導体層を成長せしめ、しかる
のち該基板に低連熱処理を施すことを特徴とする半導体
装置の製造方法にある１、以下図面を参照し本発明の実
施例につき説明する。第３図（ａ）〜（Ｃ）は本発明の
一実施例を示す櫃略工程別断面図である。以下工程順に
説明する。

（１）第３図（ａ）において１１はシリコン基板でこの
基板比較的高い酸素濃度、例えば３９ｐｐｍの基板であ
る。この基板は結晶成長条件にもよるが含有する酸素に
より微小欠陥核１２が形成され全面に分布している。

（２）先ずシリコン基板１１を１０５０℃以上の高温、
例えば１１５０℃で３時間熱処理する。このような高温
熱処理すると結晶成長時に出来た微小欠陥核は溶解し基
板表面近傍の格子間の酸素は基板外方に拡散し基板の表
面には数＋μｍの低酸素濃度層１４．１４’　　が形成
される（第３図か））。

（３）次に既知のシランを使用し、１０５０℃でエピタ
キシャル成長させ低酸素濃度層１４の上にエピタキシャ
ル層１３を形駕する。

このエピタキシャルにあたりては、無酸嵩状態でエピタ
キシャル成長するためと下地が低酸素濃度層であるため
エピタキシャル層に対する酸素供給源がない丸めエピタ
キシャル層は無酸素の状態で形成できる（第３図（Ｃ）
）。

（４）　　次にエピタキシャル層１３を形成した上記シ
リコン基板１１を７５０℃、１０時間の低温熱処理を施
す。しかるときは高温で溶解していえ酸素は微小欠陥核
１２’　　を形成する。このとき低酸素ｌ＃度層１４．
１４″には殆んど微小欠陥被祉形成されない（第３図（
ｄ））。

（５）次Ｋ（４）工程までの処理を受けたシリコン基板
には半導体素子が形成される。このデバイスのプロセス
では各種熱処理が加えられるので微小欠陥核が成長し微
小欠陥が発生する。すなわち酸素濃度が多く微小欠陥核
が多発している層は微小欠陥層１１となる。しかしなが
ら低酸素濃度層１４　、１４’は前工程においても微小
欠陥核が殆んど形成されていないのでデバイスプロセス
においても微小欠陥の発生およびその成長紘殆んど認め
られず、若干発生しても表面無欠陥層であるエピタキシ
ャル層１３に影響を与えることはない（第３図←））。

以上本実施例で形成された半導体装置は先ず高温熱処理
によシ黴小欠陥核を溶解し、その表面近傍の格子間酸素
を外方に拡散させ、表面に低酸素濃度層を形威し、その
上にエビタキャル層を形成し、その後ゲッタリングのた
めの微小欠陥核のための低源熱処理を施すことに特徴が
あシ、低酸素濃度層は微小欠陥核の発生を防ぐ毅衝層〒
１もきエピタキシャル層を無欠陥層として形成保持のた
めに効果的に作用している。一方で微小欠陥層が形成さ
れているため不純物のゲッタリング作用も確実に行われ
本発明の目的を達成することができる。

以上詳細Ｋｉｌ！明したように本発明によれば表面無欠
陥層を確実に形成できると共に７Ｗセスの許容範囲が広
くなシ、形成し先生導体素子のリーク電流を極めて低く
おさえることができ、高み高品質の半導体装置を得るこ
とかで龜る。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）及び第２図伽）（ロ）は従来の製
造方法による主要工程概略断面図、第３図（１）〜（ｃ
）は本発明の一実施例による製造方法の主要工１概略断
面図である。 １．６．１１・・・・・・シリコン基板、２，８，１２
゜１２′・・・・・・微小欠陥核、３，７．１３−・・
用シリコンエピタキシャル′層、４・・・・・・積層欠
陥や転位などの結晶欠陥、５，９，１５・・・・・・微
小欠陥、１４．１４’・・・・・・低酸素濃度層。 第１図 第２図。 第３図

Claims (1)

【特許請求の範囲】
1. シリコン基板を高温熱処理したのち、骸基板の表面に半
   導体層を成長せしめ、しかるのち骸基板に低温熱処理を
   施すことを特徴とする半導体装置の製造方法。