JPS5821829A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5821829A JPS5821829A JP56120193A JP12019381A JPS5821829A JP S5821829 A JPS5821829 A JP S5821829A JP 56120193 A JP56120193 A JP 56120193A JP 12019381 A JP12019381 A JP 12019381A JP S5821829 A JPS5821829 A JP S5821829A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- low temperature
- treatment
- high temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はチョコラルスキー（ＣＺ ） シリコン単結
晶を用いて半導体装置を製造する方法、よりくわしくは
製造工程中シリコン基板に発生する結晶欠陥を捕獲（ゲ
ッタリング）させるためのゲンタ構造の形成方法に関す
る。
晶を用いて半導体装置を製造する方法、よりくわしくは
製造工程中シリコン基板に発生する結晶欠陥を捕獲（ゲ
ッタリング）させるためのゲンタ構造の形成方法に関す
る。
集積回路の高密化、大規模集積化にともない半導体装置
製造工程中、多（の熱処理が行われるが、かかる熱処理
を繰り返すにしたがいシリコン結晶中には転位や積層欠
陥あるいは微小欠陥などの結 １− 晶欠陥が発生し、それらが形成される素子の電気的特性
を劣化させまた半導体製造の歩留をも低下させるものと
して大きな問題となっている。これらの熱処理によって
発生する欠陥（熱誘起欠陥）を引きおこす原因としては
ＣＺシリコン結乙に不純物として入っている酸素や炭
紫の影響が挙げられており、特ＶＣ酸素の影響が大きい
とされている。
製造工程中、多（の熱処理が行われるが、かかる熱処理
を繰り返すにしたがいシリコン結晶中には転位や積層欠
陥あるいは微小欠陥などの結 １− 晶欠陥が発生し、それらが形成される素子の電気的特性
を劣化させまた半導体製造の歩留をも低下させるものと
して大きな問題となっている。これらの熱処理によって
発生する欠陥（熱誘起欠陥）を引きおこす原因としては
ＣＺシリコン結乙に不純物として入っている酸素や炭
紫の影響が挙げられており、特ＶＣ酸素の影響が大きい
とされている。
通常シリコン半導体装置製造に用いられるＣｚシリコン
結晶には１．ＯＸ １０” ａｔｏｍ、ｃｍ−３４’４
度の酸素が含まれており、製造工程で使用される温度範
囲（４５０〜１０００℃）ではこれが過飽和に存在し、
熱緩歴によってシリコン酸化物（ＳｉＯｘ、ｘ二２）を
結晶内に析出させる原因となり、かかる酸化析出物が核
となって結晶内に歪を引きおこし、転位、積層欠陥など
微小欠陥ケ発生させるものである。さらに半導体装置製
造工程中、重金属などの不純物がウニ八表向から混入し
、これらが前記結晶欠陥に集積して素子の電気的特性を
劣化させることもよく知られている。
結晶には１．ＯＸ １０” ａｔｏｍ、ｃｍ−３４’４
度の酸素が含まれており、製造工程で使用される温度範
囲（４５０〜１０００℃）ではこれが過飽和に存在し、
熱緩歴によってシリコン酸化物（ＳｉＯｘ、ｘ二２）を
結晶内に析出させる原因となり、かかる酸化析出物が核
となって結晶内に歪を引きおこし、転位、積層欠陥など
微小欠陥ケ発生させるものである。さらに半導体装置製
造工程中、重金属などの不純物がウニ八表向から混入し
、これらが前記結晶欠陥に集積して素子の電気的特性を
劣化させることもよく知られている。
上記結晶欠陥の発生や不純物の混入を抑止すべ（、従来
技術においては種々の方法が採られており、例えばウェ
ハ裏面に加工歪を作ってそこに欠陥７ゲツタリングする
方法、塩化水素（ＨＣＡ！ ） Ｗ囲気中で処理して欠
陥を防止する方法あるいはウェハ内部に高密度の欠陥層
を作ってそこに欠陥をゲッタリングするイントリンシッ
クゲッタ法（ｉｎｔｒｉｎｓｉｃ ｇｅｔｔｅｒｉｎｇ
）などが知られている。中でもイントリンシックゲッ
タ法は特に注目される技術であり、その特徴とするとこ
ろは前記有害な結晶欠陥を積杼的に利用しようとすると
ころにある。すなわち、低温（６００〜８００°Ｃ）→
高温（１１００〜１２００℃）の二段階熱処理によって
、または低温→中温（９００〜１１００℃）→高温の三
段階熱処理によってウニ八表面から１０μｍの深さまで
に結晶欠陥が見出されない無欠陥層（ｄｅｎｕｄｅｄ
ｚｏｎｅ）を形成し、ウェハ内部に結晶欠陥の集中した
＋ｒ？ｉ密度欠密度欠陥層上形成かるゲッタ構造により
表面付近に発生する結晶欠陥や混入する重金属を内部高
密度欠陥層にゲッタリングさせようとするものである。
技術においては種々の方法が採られており、例えばウェ
ハ裏面に加工歪を作ってそこに欠陥７ゲツタリングする
方法、塩化水素（ＨＣＡ！ ） Ｗ囲気中で処理して欠
陥を防止する方法あるいはウェハ内部に高密度の欠陥層
を作ってそこに欠陥をゲッタリングするイントリンシッ
クゲッタ法（ｉｎｔｒｉｎｓｉｃ ｇｅｔｔｅｒｉｎｇ
）などが知られている。中でもイントリンシックゲッ
タ法は特に注目される技術であり、その特徴とするとこ
ろは前記有害な結晶欠陥を積杼的に利用しようとすると
ころにある。すなわち、低温（６００〜８００°Ｃ）→
高温（１１００〜１２００℃）の二段階熱処理によって
、または低温→中温（９００〜１１００℃）→高温の三
段階熱処理によってウニ八表面から１０μｍの深さまで
に結晶欠陥が見出されない無欠陥層（ｄｅｎｕｄｅｄ
ｚｏｎｅ）を形成し、ウェハ内部に結晶欠陥の集中した
＋ｒ？ｉ密度欠密度欠陥層上形成かるゲッタ構造により
表面付近に発生する結晶欠陥や混入する重金属を内部高
密度欠陥層にゲッタリングさせようとするものである。
しかしながら、上記のｄｅｎｕｄｅｄ ｚｏｎｅ の
形成には熱処理条件はもとよりシリコン結晶の初期酸素
濃度などが影響するためにその形成の容易さにバラツキ
が生じ、また形成されたｄｅｎｕｄｅｄ ｚｏｎｅ
がその後の製造工程において不安定になると℃・５問題
があり、従来技術においては十分にそれら問題点が解決
されていないのが現状である。
形成には熱処理条件はもとよりシリコン結晶の初期酸素
濃度などが影響するためにその形成の容易さにバラツキ
が生じ、また形成されたｄｅｎｕｄｅｄ ｚｏｎｅ
がその後の製造工程において不安定になると℃・５問題
があり、従来技術においては十分にそれら問題点が解決
されていないのが現状である。
本発明の目的は上記のイントリンシックゲッタ法にお℃
・て安定なｄｅｎｕｄｅｄ ｚｏｎｅ を１ｍ単に形
成させる方法を提供することである。
・て安定なｄｅｎｕｄｅｄ ｚｏｎｅ を１ｍ単に形
成させる方法を提供することである。
以下本発明の実施例を添付図面にもとすいて説明する。
本発明の特徴とするところは、ｄｅｎｕｄｅｄ ｚｏｎ
ｅ形成のために行５燕処理条件ン改善したことであり、
かかる数位は第１図、熱処理曲線に示される。
ｅ形成のために行５燕処理条件ン改善したことであり、
かかる数位は第１図、熱処理曲線に示される。
すなわち従来の熱処理は第１図■、■に示されるように
、それが二段階熱処理であれ、三段階熱処理であれその
途中において一旦常温まで冷却する過程が含まれるのに
対し、本発明による方法は、第１図■に示されるように
、第一段階の低温処理を終えた後、常温まで冷却するこ
となくそのまま第二段階の高温処理へ移行させて処理を
行うものであり、しかも低温から高温への昇温を非常に
ゆっくりと行わしめるところに特徴がある。
、それが二段階熱処理であれ、三段階熱処理であれその
途中において一旦常温まで冷却する過程が含まれるのに
対し、本発明による方法は、第１図■に示されるように
、第一段階の低温処理を終えた後、常温まで冷却するこ
となくそのまま第二段階の高温処理へ移行させて処理を
行うものであり、しかも低温から高温への昇温を非常に
ゆっくりと行わしめるところに特徴がある。
いま、第１図に示す各々の熱処理条件なの７００℃×２
４時間（ｒｉ）→常温→１２００℃Ｘ ３ ｎ（窒素雰
囲気）、■７００℃×２４Ｈ→常温→１０５０℃Ｘ Ｏ
，５Ｈ→常温→１２００℃×３Ｈ（窒素雰囲気）、■７
００℃×２４ Ｈ→１０°Ｃ／分（Ｍ）→１２００℃×
３Ｉ（に設定して熱処理を行い、ｄｅｎｕｄｅｄ ｚｏ
ｎｅ形成の有無Ｚ調ぺこれを初期酸素濃度と酸素濃度減
少量との関係においてプロットすると第２図に示すよう
な相関関係が得られた。図中○印はｄｅｎｕｄｅｄ ｚ
ｏｎｅが形成されたもの、Ｘ印はｄｅｎｕｄｅｄ ｚｏ
ｎｅ が形成されなかったものを表わすが、これより
■で示さｎる本発明にかかる熱処理な行ったものは従来
技術であるの、■の熱処理を行ったものに比し、ｄｅｎ
ｕｄｅｄ ｚｏｎｅの形成・領域が初期酸素ｄ度の低濃
度側へ移行しており、ｄｅｎｕｄｅｄ ｙ、ｏｎｅ
形成の容易さが証明されている。このようにｄｅｎｕｄ
ｅｄ ｚｏｎｅ が形成され易くなった〕４Ｐ山は、
低温処理から高温処理へ移行する間の除加熱によって酸
化物の祈出が促進され、その成長が行われたことに起因
しているが、前記熱処理条件で処理した本発明にかかる
ものにおけるｄｅｎｕｄｅｄ ｚｏｎｅ の深さは約
８０μｍあり、その後の酸化工８ＩＣおいても安定に存
在することが確認され、さらには、熱処理工程における
昇温速度を１０℃／）、り より下げろことによりさら
にｄｅｎｕｄｅｄｚｏｎｅ の形成が容易になること
が確認された。
４時間（ｒｉ）→常温→１２００℃Ｘ ３ ｎ（窒素雰
囲気）、■７００℃×２４Ｈ→常温→１０５０℃Ｘ Ｏ
，５Ｈ→常温→１２００℃×３Ｈ（窒素雰囲気）、■７
００℃×２４ Ｈ→１０°Ｃ／分（Ｍ）→１２００℃×
３Ｉ（に設定して熱処理を行い、ｄｅｎｕｄｅｄ ｚｏ
ｎｅ形成の有無Ｚ調ぺこれを初期酸素濃度と酸素濃度減
少量との関係においてプロットすると第２図に示すよう
な相関関係が得られた。図中○印はｄｅｎｕｄｅｄ ｚ
ｏｎｅが形成されたもの、Ｘ印はｄｅｎｕｄｅｄ ｚｏ
ｎｅ が形成されなかったものを表わすが、これより
■で示さｎる本発明にかかる熱処理な行ったものは従来
技術であるの、■の熱処理を行ったものに比し、ｄｅｎ
ｕｄｅｄ ｚｏｎｅの形成・領域が初期酸素ｄ度の低濃
度側へ移行しており、ｄｅｎｕｄｅｄ ｙ、ｏｎｅ
形成の容易さが証明されている。このようにｄｅｎｕｄ
ｅｄ ｚｏｎｅ が形成され易くなった〕４Ｐ山は、
低温処理から高温処理へ移行する間の除加熱によって酸
化物の祈出が促進され、その成長が行われたことに起因
しているが、前記熱処理条件で処理した本発明にかかる
ものにおけるｄｅｎｕｄｅｄ ｚｏｎｅ の深さは約
８０μｍあり、その後の酸化工８ＩＣおいても安定に存
在することが確認され、さらには、熱処理工程における
昇温速度を１０℃／）、り より下げろことによりさら
にｄｅｎｕｄｅｄｚｏｎｅ の形成が容易になること
が確認された。
なお第２図より熱処理方法の種類によらず、酸素ａ ｆ
！ｅ減少ａｌＪ″−０，３ｘｌＯ” ａｔｏｍ、ｃｍ
” Ｙ境ＫＬ”’Ｃそれ以上ではｄｅｎｕｄｅｄ ｚ
ｏｎｅ が形成され、それ以下ではｃｌｅｎｕｄｅｄ
ｚｏｎｅ が形成されないという現項が見られる。
！ｅ減少ａｌＪ″−０，３ｘｌＯ” ａｔｏｍ、ｃｍ
” Ｙ境ＫＬ”’Ｃそれ以上ではｄｅｎｕｄｅｄ ｚ
ｏｎｅ が形成され、それ以下ではｃｌｅｎｕｄｅｄ
ｚｏｎｅ が形成されないという現項が見られる。
したがって、この酸素減少址がｄｅｎｕｄｅｄｚｎｎｅ
形成の１つの目やすになることが明らかである。
形成の１つの目やすになることが明らかである。
以上説明したように、本発明にかかる熱処理条件によす
ｄｅｎｕｄｅｄ ｚｏｎｅ 形成の制約条件、例えば
ＣＺ シリコン結晶に含まれる初期酸素濃度などの条
件が緩和されてｄｅｎｕｄｅｄ ｚｏｎｅ の形成は
容易となり、また一旦形成したｄｅｎｕｄｅｄ ｚｏｎ
ｅ はその後の製造工程Ｖこお〜・ても安定に存続し
得る効果がある。
ｄｅｎｕｄｅｄ ｚｏｎｅ 形成の制約条件、例えば
ＣＺ シリコン結晶に含まれる初期酸素濃度などの条
件が緩和されてｄｅｎｕｄｅｄ ｚｏｎｅ の形成は
容易となり、また一旦形成したｄｅｎｕｄｅｄ ｚｏｎ
ｅ はその後の製造工程Ｖこお〜・ても安定に存続し
得る効果がある。
第１図は従来技術と本発明の熱処理曲線と熱処Ｊｉｉｊ
ｄｌ、件１日図、第２図はｄｅｎｕｄｅｄ ｚｏｎｅ
形成の有無を初期酸素濃度と酸素濃度減少量の関係
において示す図である。 ■ ■ ■
ｄｌ、件１日図、第２図はｄｅｎｕｄｅｄ ｚｏｎｅ
形成の有無を初期酸素濃度と酸素濃度減少量の関係
において示す図である。 ■ ■ ■
Claims (1)
- 低温（６００〜８００℃）および高温（１０００〜１２
００℃）の熱処理を含むシリコン半導体装１僅の製造工
程において、該低温熱処理より高温熱処理への移行時に
、該低温より湿度を下げることなく高温までシリコン結
晶ヲ１０℃／分以下の速度で連続的に昇温せしめる熱処
理を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120193A JPS5821829A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120193A JPS5821829A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821829A true JPS5821829A (ja) | 1983-02-08 |
Family
ID=14780207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120193A Pending JPS5821829A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821829A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578143A (en) * | 1982-08-26 | 1986-03-25 | Ushio Denki Kabushiki Kaisha | Method for forming a single crystal silicon layer |
| US4578144A (en) * | 1983-08-25 | 1986-03-25 | Ushio Denki Kabushiki Kaisha | Method for forming a single crystal silicon layer |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| US5110404A (en) * | 1989-03-31 | 1992-05-05 | Shin-Etsu Handotai Co., Ltd. | Method for heat processing of silicon |
| WO2003009365A1 (fr) * | 2001-07-10 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Procede de fabrication d'une plaquette en silicium, d'une plaquette epitaxiale en silicium, et plaquette epitaxiale en silicium |
| JP2011096979A (ja) * | 2009-11-02 | 2011-05-12 | Sumco Corp | シリコンウェーハ及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595330A (en) * | 1979-01-12 | 1980-07-19 | Toshiba Corp | Preparation of semiconductor device |
| JPS57167638A (en) * | 1981-03-11 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-07-31 JP JP56120193A patent/JPS5821829A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595330A (en) * | 1979-01-12 | 1980-07-19 | Toshiba Corp | Preparation of semiconductor device |
| JPS57167638A (en) * | 1981-03-11 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578143A (en) * | 1982-08-26 | 1986-03-25 | Ushio Denki Kabushiki Kaisha | Method for forming a single crystal silicon layer |
| US4578144A (en) * | 1983-08-25 | 1986-03-25 | Ushio Denki Kabushiki Kaisha | Method for forming a single crystal silicon layer |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| US5110404A (en) * | 1989-03-31 | 1992-05-05 | Shin-Etsu Handotai Co., Ltd. | Method for heat processing of silicon |
| WO2003009365A1 (fr) * | 2001-07-10 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Procede de fabrication d'une plaquette en silicium, d'une plaquette epitaxiale en silicium, et plaquette epitaxiale en silicium |
| JPWO2003009365A1 (ja) * | 2001-07-10 | 2004-11-11 | 信越半導体株式会社 | シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ |
| US7033962B2 (en) | 2001-07-10 | 2006-04-25 | Shin-Etsu Handotai Co., Ltd. | Methods for manufacturing silicon wafer and silicone epitaxial wafer, and silicon epitaxial wafer |
| JP2011096979A (ja) * | 2009-11-02 | 2011-05-12 | Sumco Corp | シリコンウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680673B2 (ja) | 半導体デバイスの製造方法 | |
| JPH01202828A (ja) | 半導体装置の製造方法 | |
| JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPWO2003009365A1 (ja) | シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ | |
| JP4154881B2 (ja) | シリコン半導体基板の熱処理方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| WO2002049091A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JP2535701B2 (ja) | 半導体装置 | |
| JP2001210650A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2006040972A (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3578396B2 (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
| JP4647732B2 (ja) | Ｐ／ｐ−エピタキシャルウェーハの製造方法 | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0119265B2 (ja) | ||
| JPS6326541B2 (ja) | ||
| JPH03166733A (ja) | 半導体装置の製造方法 | |
| JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JP2004056132A (ja) | 半導体ウェーハの製造方法 |