JPS58140148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58140148A JPS58140148A JP57024188A JP2418882A JPS58140148A JP S58140148 A JPS58140148 A JP S58140148A JP 57024188 A JP57024188 A JP 57024188A JP 2418882 A JP2418882 A JP 2418882A JP S58140148 A JPS58140148 A JP S58140148A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- wiring layer
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、たとえば、静電気等の過大入力から保護す
る手段を有する半導体装置に関する。
る手段を有する半導体装置に関する。
従来、半導体装置の入力部あるいは出力部には静電気あ
るいはサージ等の過大入力から保護する入力破壊保護手
段を設けたものがあシ、とくに、ＭＯ８型電界効果トラ
ンジスタを用いた入力回路部に′は、そのゲート破壊防
止手段として、保護用ＰＭ接合ターイオードを設けるこ
とが多い。第１図は、かかるＭＯ８型電界効果トランジ
スタの保護用ＰＮ接合ダイオードの構造を示す概要断面
図であり、Ｎ−型導電性のシリコン基板１にＰ１導電性
の領域２を設け、同領域２を介して、アルミニウム配線
層３およびリードワイア４と内部のＭＯ８型電界効果ト
ランジスタのゲート配線層６とを接続し、前記リードワ
イア４が外部入力端子へ接続されるものである。なお、
同図中、６，７は絶縁膜である。上記第１図示構成のゲ
ート保護手段によれば、前記ｐｍの領域２の抵抗を介し
て、外部入力端子とＭＯ８型電界効果トランジスタのゲ
ートとが接続されているため、同ゲートの破壊防止効果
にはすぐれているが、前記アルミニウム配線層３と前記
Ｐ壕の領域２との間に局部的な合金層が形成され、この
合金層を通じて、前記Ｐ−顎の領域２から前記ｒ型基板
へ過大電流が流れると、上記の合金層が局部的に深部に
まで進行し、遂には、第１図中に示すように、同合金層
８が前記Ｐ１の領域２を越える深さに達して、ＰＮ接合
を破壊するに到るという問題がある。通常、前記ｐ”ｙ
ｉの領域２はＭＯ８型電界効果トランジスタのソース、
ドレインの各領域と同時に形成されるため、これによる
接合は比較的浅く、シたがって、前記合金層８が形成さ
れて、前記ｐｙの領域２の実効的深さが減少すると、ま
すます、この合金層８にＰＮ接合のブレークダウン電流
が集中されるとい′う現象をともなうことになシ、初期
特性では安定していても、経時変化で前述のような接合
破壊を生ずることもある。
るいはサージ等の過大入力から保護する入力破壊保護手
段を設けたものがあシ、とくに、ＭＯ８型電界効果トラ
ンジスタを用いた入力回路部に′は、そのゲート破壊防
止手段として、保護用ＰＭ接合ターイオードを設けるこ
とが多い。第１図は、かかるＭＯ８型電界効果トランジ
スタの保護用ＰＮ接合ダイオードの構造を示す概要断面
図であり、Ｎ−型導電性のシリコン基板１にＰ１導電性
の領域２を設け、同領域２を介して、アルミニウム配線
層３およびリードワイア４と内部のＭＯ８型電界効果ト
ランジスタのゲート配線層６とを接続し、前記リードワ
イア４が外部入力端子へ接続されるものである。なお、
同図中、６，７は絶縁膜である。上記第１図示構成のゲ
ート保護手段によれば、前記ｐｍの領域２の抵抗を介し
て、外部入力端子とＭＯ８型電界効果トランジスタのゲ
ートとが接続されているため、同ゲートの破壊防止効果
にはすぐれているが、前記アルミニウム配線層３と前記
Ｐ壕の領域２との間に局部的な合金層が形成され、この
合金層を通じて、前記Ｐ−顎の領域２から前記ｒ型基板
へ過大電流が流れると、上記の合金層が局部的に深部に
まで進行し、遂には、第１図中に示すように、同合金層
８が前記Ｐ１の領域２を越える深さに達して、ＰＮ接合
を破壊するに到るという問題がある。通常、前記ｐ”ｙ
ｉの領域２はＭＯ８型電界効果トランジスタのソース、
ドレインの各領域と同時に形成されるため、これによる
接合は比較的浅く、シたがって、前記合金層８が形成さ
れて、前記ｐｙの領域２の実効的深さが減少すると、ま
すます、この合金層８にＰＮ接合のブレークダウン電流
が集中されるとい′う現象をともなうことになシ、初期
特性では安定していても、経時変化で前述のような接合
破壊を生ずることもある。
この発明は上述のような問題点を解消するものである。
すなわち、この発明は、第２図の実施例断面図でも示す
ように、アルミニウム配線層３と接触するＰ−顎の領域
２をこれより低不純物濃度のＰ−型の領域９の中に形成
したものである。上記第２図示の構成によれば、前記「
型基板１との間に形成される保護用ＰＭ接合が前記Ｐ１
領域９の深さになるため、前記アルミニウム配線層３の
直下に合金層が形成されていても、同合金層の進行、す
なわち、アルミニウムの浸透が前記Ｎ−型基板１にまで
達することが十分に防止される。これは、ＰＮ接合の深
さが増加したことに加えて、過大入力によって生じたプ
レークタ゛ウン電流が前記Ｐ１領域９の存在によって適
当に分散され、同電流による局部高熱化現象が起らない
ことも大きな要因である。
ように、アルミニウム配線層３と接触するＰ−顎の領域
２をこれより低不純物濃度のＰ−型の領域９の中に形成
したものである。上記第２図示の構成によれば、前記「
型基板１との間に形成される保護用ＰＭ接合が前記Ｐ１
領域９の深さになるため、前記アルミニウム配線層３の
直下に合金層が形成されていても、同合金層の進行、す
なわち、アルミニウムの浸透が前記Ｎ−型基板１にまで
達することが十分に防止される。これは、ＰＮ接合の深
さが増加したことに加えて、過大入力によって生じたプ
レークタ゛ウン電流が前記Ｐ１領域９の存在によって適
当に分散され、同電流による局部高熱化現象が起らない
ことも大きな要因である。
前記ｒ型の領域９は、通常、低不純物濃度拡散によって
形成し得るが、相補型ＭＯ８半導体装置のように、Ｎ１
基板１にＮ型チャネルＭＯ８型電界効果トランジスタを
形成する際に造シ込まれるＰ−型ウェルと同時に造シ込
むことができる。また、経験によれば、前記Ｐ−型領領
域の深さは前記ｐ”Ｗの領域２の深さの２倍以上であり
、かつ、同Ｐ−型領域９は同Ｐ−顎の領域２の側面部に
も同程度の隔りをもつことによって十分な効果が期待で
きる。
形成し得るが、相補型ＭＯ８半導体装置のように、Ｎ１
基板１にＮ型チャネルＭＯ８型電界効果トランジスタを
形成する際に造シ込まれるＰ−型ウェルと同時に造シ込
むことができる。また、経験によれば、前記Ｐ−型領領
域の深さは前記ｐ”Ｗの領域２の深さの２倍以上であり
、かつ、同Ｐ−型領域９は同Ｐ−顎の領域２の側面部に
も同程度の隔りをもつことによって十分な効果が期待で
きる。
この発明は、前述の実施例のように、Ｎ−型基板１を用
いて、これにＰ−１およびＰＮの各領域２および９を形
成したものに限らず、これらの各導電性を逆転させたも
のでも同様に構成でき、これらを単一基板内に集積回路
化したものにも適用され、これにより所望の入力回路部
あるいは出力回路部に有益な保護手段を設けたものが実
現できる。
いて、これにＰ−１およびＰＮの各領域２および９を形
成したものに限らず、これらの各導電性を逆転させたも
のでも同様に構成でき、これらを単一基板内に集積回路
化したものにも適用され、これにより所望の入力回路部
あるいは出力回路部に有益な保護手段を設けたものが実
現できる。
第１図は従来装置の要部断面図であり、第２図は本発明
実施例の要部断面図である。 １・・・・・・Ｎ−型基板、２・・・・・・ｐ”Ｗ領域
、３・・・・・・アルミニウム配線層、４・・・・・・
リードワイア、５・・・・・・ゲート配線層、６．７・
・・・・・絶縁膜、８・・・・・・合金層、９・・・・
・・Ｐ−型領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 １’１
実施例の要部断面図である。 １・・・・・・Ｎ−型基板、２・・・・・・ｐ”Ｗ領域
、３・・・・・・アルミニウム配線層、４・・・・・・
リードワイア、５・・・・・・ゲート配線層、６．７・
・・・・・絶縁膜、８・・・・・・合金層、９・・・・
・・Ｐ−型領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 １’１
Claims (1)
- 所定導電型の半導体基板に前記基板と逆の導電型の抵抗
領域および同抵抗領域と同導電型で同抵抗領域よりも不
純物濃度が低濃度の領域を前記抵抗領域を取り囲んで形
成し、前記抵抗領域に会議配線層を接触させて外部入力
端子もしくは出力端子に接続したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024188A JPS58140148A (ja) | 1982-02-16 | 1982-02-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024188A JPS58140148A (ja) | 1982-02-16 | 1982-02-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58140148A true JPS58140148A (ja) | 1983-08-19 |
Family
ID=12131344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57024188A Pending JPS58140148A (ja) | 1982-02-16 | 1982-02-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140148A (ja) |
-
1982
- 1982-02-16 JP JP57024188A patent/JPS58140148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60767A (ja) | 半導体装置 | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| KR950030309A (ko) | 반도체장치의 보호회로 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPS58140148A (ja) | 半導体装置 | |
| JPS59231847A (ja) | 半導体集積回路装置 | |
| JPH02209735A (ja) | 半導体装置 | |
| JPS5815277A (ja) | 入力保護回路 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JPH0377665B2 (ja) | ||
| JPS63172468A (ja) | 入力保護回路 | |
| JPS622704B2 (ja) | ||
| JPS61263285A (ja) | 半導体装置 | |
| JPS59105369A (ja) | 半導体装置 | |
| JPH0410228B2 (ja) | ||
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS63119562A (ja) | 半導体装置 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JPH01199467A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS5839035A (ja) | 半導体集積回路装置 |