JPS58141017A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS58141017A JPS58141017A JP2402182A JP2402182A JPS58141017A JP S58141017 A JPS58141017 A JP S58141017A JP 2402182 A JP2402182 A JP 2402182A JP 2402182 A JP2402182 A JP 2402182A JP S58141017 A JPS58141017 A JP S58141017A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- level
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000005236 sound signal Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は自動利得制御回路（ＡＧＣ回路）に関する。
従来、自動利得制御回路としては可変利得増幅器と出力
信号検波器および差動増幅器によシ負帰還回路を構成す
る方式が良く採用されていた。しかし、この方式のま＼
では断続する入力信号が印加された場合あるいは入力信
号が急に印加された場合に、過大レベル信号を出力する
欠点があった。
信号検波器および差動増幅器によシ負帰還回路を構成す
る方式が良く採用されていた。しかし、この方式のま＼
では断続する入力信号が印加された場合あるいは入力信
号が急に印加された場合に、過大レベル信号を出力する
欠点があった。
第１図に従来の自動利得制御回路の回路図を、第２図に
その入力信号と出力信号の波形をそれぞれ示す、入力端
子ＩＫ高周波信号１１が加えられると可変利得増幅器３
で増幅され、出力端子２からレベルを一定化された高周
波信号２１を出力する。出力信号２１は直流遮断コンデ
ンサ７を経由して検波器４へ加えられ、その検波出力は
差動増幅器５の一方の入力端子に印加される。この差動
増幅器５の他の入力端子には基準電圧源６から基準の電
圧が加えられる。差動増幅器５の出力５１は利得制御信
号であ）、可変利得増幅器３の利得制御端子へ加えられ
る。
その入力信号と出力信号の波形をそれぞれ示す、入力端
子ＩＫ高周波信号１１が加えられると可変利得増幅器３
で増幅され、出力端子２からレベルを一定化された高周
波信号２１を出力する。出力信号２１は直流遮断コンデ
ンサ７を経由して検波器４へ加えられ、その検波出力は
差動増幅器５の一方の入力端子に印加される。この差動
増幅器５の他の入力端子には基準電圧源６から基準の電
圧が加えられる。差動増幅器５の出力５１は利得制御信
号であ）、可変利得増幅器３の利得制御端子へ加えられ
る。
入力信号がない期間（信号１１のＡ−Ｂ間）は利得制御
信号５１は可変利得増幅器３の利得を最−大にする。そ
こで、Ｂ時点に急峻に立上る高周波信号が入力されると
、Ｂ時点から暫時出力信号２１のレベルは過大となり、
出力レベルを一定に保っという自動利得制御回路の目的
を十分には果さない。
信号５１は可変利得増幅器３の利得を最−大にする。そ
こで、Ｂ時点に急峻に立上る高周波信号が入力されると
、Ｂ時点から暫時出力信号２１のレベルは過大となり、
出力レベルを一定に保っという自動利得制御回路の目的
を十分には果さない。
この従来の自動利得制御回路は、単なる負侍還、回路だ
けにより出力の一定化を図る方式であるから、入力信号
が印加されなｈ状態では可変利得増幅器が最大利得の状
態であり、急に入力信号が印加された時には希望利得に
達する迄の時間過大な信号レベルが出力されるのけ必至
であった。この過大なレベルの出力は後に接続される機
器やシステムに有害であった。
けにより出力の一定化を図る方式であるから、入力信号
が印加されなｈ状態では可変利得増幅器が最大利得の状
態であり、急に入力信号が印加された時には希望利得に
達する迄の時間過大な信号レベルが出力されるのけ必至
であった。この過大なレベルの出力は後に接続される機
器やシステムに有害であった。
本発明の目的は、断続する入力信号が印加された場合に
もレベルの過大な信号を出力しない自動利得制御回路を
提供することｋある。
もレベルの過大な信号を出力しない自動利得制御回路を
提供することｋある。
本発明の構成は、入力信号を受ける可変利得増幅器の出
力を一方の入力とじ基準電圧を他方の入力とする差動増
幅器とから構成され、差動増幅器の出力で可変利得増幅
器の利得を制御することによりこの可変利得増幅器の出
方レベルを一定とする自動利得制御回路において、差動
増ｌ［器の基準電圧入力端子と接地との間に接続された
コンデンサと、このコンデンサと並列に接続された電子
スイッチと、前記入力信号のレベルが所定の閾値を越え
る期間には電子スイッチを閉じ前記入力信号のレベルが
その所定の閾値以下の期間には電子スイッチを開く手段
とを備えていることを特徴とする。
力を一方の入力とじ基準電圧を他方の入力とする差動増
幅器とから構成され、差動増幅器の出力で可変利得増幅
器の利得を制御することによりこの可変利得増幅器の出
方レベルを一定とする自動利得制御回路において、差動
増ｌ［器の基準電圧入力端子と接地との間に接続された
コンデンサと、このコンデンサと並列に接続された電子
スイッチと、前記入力信号のレベルが所定の閾値を越え
る期間には電子スイッチを閉じ前記入力信号のレベルが
その所定の閾値以下の期間には電子スイッチを開く手段
とを備えていることを特徴とする。
次忙図面を参照として本発明の詳細な説明する。
第３図は本発明の一実施例を示す回路図、′＠４図はそ
の各部信号の波形図である。端子８には、高周波の入力
信号１１が所定の閾値（入力信号がないとＩＫ相轟する
レベル）以下のとき高電位、その閾値を越えるとき低電
位となる入力制御信号８１が印加される。そこて、電界
効果トランジスタからなる電子スイッチ１０は、端子１
に信号が入力されない期間（第４図のＡ−Ｂ間）では閉
じ（電界効果トランジスタが導通）、基準電圧６１け零
となシ、′端子１に信号が入力されている期間（１１４
図のＢ−０間）では開く（電界効果トランジスタが非導
通）、すると、基準電圧６１はＢ時点から除々に立上シ
、これに応じた利得制御信号５１け可変利得−増幅器３
の利得を時間Ａ−Ｂにおいて最低にし、Ｂ時点から入力
レベルに応じた定常値まで除々に上昇させる。したがり
て、出力信号２１ＦｉＢ時点からゆるやかに立上り、所
定のレベルで安定化する。第２図と第４図の出力信号２
１を比べて明らかなように、本実施例ではＢ時点からし
ばらくの期間に過大レベルの信号が出力されることけな
い。
の各部信号の波形図である。端子８には、高周波の入力
信号１１が所定の閾値（入力信号がないとＩＫ相轟する
レベル）以下のとき高電位、その閾値を越えるとき低電
位となる入力制御信号８１が印加される。そこて、電界
効果トランジスタからなる電子スイッチ１０は、端子１
に信号が入力されない期間（第４図のＡ−Ｂ間）では閉
じ（電界効果トランジスタが導通）、基準電圧６１け零
となシ、′端子１に信号が入力されている期間（１１４
図のＢ−０間）では開く（電界効果トランジスタが非導
通）、すると、基準電圧６１はＢ時点から除々に立上シ
、これに応じた利得制御信号５１け可変利得−増幅器３
の利得を時間Ａ−Ｂにおいて最低にし、Ｂ時点から入力
レベルに応じた定常値まで除々に上昇させる。したがり
て、出力信号２１ＦｉＢ時点からゆるやかに立上り、所
定のレベルで安定化する。第２図と第４図の出力信号２
１を比べて明らかなように、本実施例ではＢ時点からし
ばらくの期間に過大レベルの信号が出力されることけな
い。
第５図は、入力制御信号８１を発生する入力検出回路１
５を備えた本発明の実施例を示す回路図である。入力信
号１１を検波し、これを位相反転して入力制御信号８１
を得る方式である。
５を備えた本発明の実施例を示す回路図である。入力信
号１１を検波し、これを位相反転して入力制御信号８１
を得る方式である。
１８６図は、入力制御信号８１ｅ得る他の手段を備えた
本発明の別の実施例を示す回路図である。
本発明の別の実施例を示す回路図である。
端子２５に＃／ｉ音声信号が入力され、端子１にけこの
音声信号のあるときのみ高周波信号が入力される０本夾
施例はこのよう忙音声信号に同期した高周波信号を入力
とする自動利得制御回路である。
音声信号のあるときのみ高周波信号が入力される０本夾
施例はこのよう忙音声信号に同期した高周波信号を入力
とする自動利得制御回路である。
入力信号１１はゲート回路２６を通して可変利得増幅器
３に入力される。音声入力端子２５からの音声信号は、
音声信号検出回路２７にて音声信号１ 。
３に入力される。音声入力端子２５からの音声信号は、
音声信号検出回路２７にて音声信号１ 。
の有無を現すパルス信号に変換され、ゲート回路２６及
び電子スイッチｌＯを同時に駆動する。この回路では、
音声信号が立上った時が第４図の８点に相当し、出力信
号２１Ｆ！第４図と同様にゆるやかに立上る。
び電子スイッチｌＯを同時に駆動する。この回路では、
音声信号が立上った時が第４図の８点に相当し、出力信
号２１Ｆ！第４図と同様にゆるやかに立上る。
以上のことから明らかなように本発明による自動利得側
ヮ。路に献入カ信号ヵ、断続−ｆｂ場合あるいは入力信
号が急に印加される場合に、後続する機器や他のシステ
ムに有害な過大レベルの信号を出力することがなく、ゆ
るやかに立上シ所定レベルで安定すゐ信号を出力で１１
ゐ２１９効果かある―
ヮ。路に献入カ信号ヵ、断続−ｆｂ場合あるいは入力信
号が急に印加される場合に、後続する機器や他のシステ
ムに有害な過大レベルの信号を出力することがなく、ゆ
るやかに立上シ所定レベルで安定すゐ信号を出力で１１
ゐ２１９効果かある―
１１１図は従来の自動利得制御回路の回路図、第２図は
この従来の回路の入出力信号波形図％ｉＪａ図は本発明
の一実施例を示す回路図、第４図は本実施例の各部信号
波形図、第５図および第６図はそれぞれ本発明の他の実
施例を示す回路図である。 ！・・・・・・入力端子、２−−−−−−出力端子、３
・・・・・・可変利得増幅器、４・・・・・・出力信号
検波器、５・・・・・・差動増幅器、６・・・・・・基
準電圧源、７・・・・・・直流遮断コンデンサ、８・・
・・・・端子、９・・・・・・コンデンサ、１０・・・
・・・電子スイッチ、１５・・・・・・入力検出回路、
２５・・・・・・音声入力端子、２６・・・・・・ゲー
ト回路、２７・・・・・・音声信号検出回路。 寮１記 第２Ｔ￥］ 沼３図 半４図
この従来の回路の入出力信号波形図％ｉＪａ図は本発明
の一実施例を示す回路図、第４図は本実施例の各部信号
波形図、第５図および第６図はそれぞれ本発明の他の実
施例を示す回路図である。 ！・・・・・・入力端子、２−−−−−−出力端子、３
・・・・・・可変利得増幅器、４・・・・・・出力信号
検波器、５・・・・・・差動増幅器、６・・・・・・基
準電圧源、７・・・・・・直流遮断コンデンサ、８・・
・・・・端子、９・・・・・・コンデンサ、１０・・・
・・・電子スイッチ、１５・・・・・・入力検出回路、
２５・・・・・・音声入力端子、２６・・・・・・ゲー
ト回路、２７・・・・・・音声信号検出回路。 寮１記 第２Ｔ￥］ 沼３図 半４図
Claims (1)
- 入力信号を受ける可変利得増幅器と、その出力に接続さ
れた検波器と、前記検波器の出力を一方の入力とし基準
電圧を他方の入力とする差動増幅器とから構成され、前
記差動増幅器の出力で前記可変利得増幅器の利得を制御
するととＫよシこの可変利得増幅器の出力レベルを一定
とする自動利得制御回路において、前記差動増幅器の基
準電圧入力端子と接地との間に接続されたコンデンサと
、このコンデンサと並列にＩＩ続された電子スイッチと
、前記入力信号のレベルが所定の閾値を越える期間には
前記電子スイッチを閉じ前記入力信号のレベルがその所
定の閾値以下の期間には前記電子スイッチを開く手段と
を備えていることを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402182A JPS58141017A (ja) | 1982-02-17 | 1982-02-17 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402182A JPS58141017A (ja) | 1982-02-17 | 1982-02-17 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58141017A true JPS58141017A (ja) | 1983-08-22 |
| JPS644686B2 JPS644686B2 (ja) | 1989-01-26 |
Family
ID=12126874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2402182A Granted JPS58141017A (ja) | 1982-02-17 | 1982-02-17 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58141017A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2943639A (en) * | 1956-08-09 | 1960-07-05 | George L Smith | Readily assembled check valve |
| JPS5627458U (ja) * | 1980-08-21 | 1981-03-14 |
-
1982
- 1982-02-17 JP JP2402182A patent/JPS58141017A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2943639A (en) * | 1956-08-09 | 1960-07-05 | George L Smith | Readily assembled check valve |
| JPS5627458U (ja) * | 1980-08-21 | 1981-03-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644686B2 (ja) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8416017B2 (en) | Circuit and method for reducing noise in class D amplifiers | |
| US4724396A (en) | Digital audio amplifier | |
| US6107875A (en) | Variable frequency class D modulator with built in soft clipping and frequency limiting | |
| JPS61212905A (ja) | 雑音を制御および防止する装置および方法 | |
| CN103346740B (zh) | 用于抑制噪声的d类音频功率放大器及其音频信号处理方法 | |
| US20110063027A1 (en) | Class-D amplifier | |
| WO1996013094A9 (en) | Power amplifier with switching power supply | |
| WO2008110987A2 (en) | A data processing system for clipping correction | |
| EP2802074A1 (en) | Amplifier circuit and amplification method | |
| JPS62132434A (ja) | ゲ−ト回路 | |
| US6255904B1 (en) | Anti-pop circuit for AC amplifiers | |
| EP4262085A1 (en) | Noise shaper fader | |
| US3723897A (en) | Agc circuit to maintain amplification at a fixed level between speech bursts | |
| JPS644686B2 (ja) | ||
| JPH03175709A (ja) | 高周波増幅器の電力制御回路 | |
| JPS6036914Y2 (ja) | テレビジヨン受像機の音声ミユ−テイング回路 | |
| US4634960A (en) | Automatic linear compression circuit | |
| TW200304732A (en) | Noise reduction circuit and signal processing circuit | |
| JPS6122345Y2 (ja) | ||
| JPH0138976Y2 (ja) | ||
| JPH0219649B2 (ja) | ||
| JPH0158690B2 (ja) | ||
| JPS6329293Y2 (ja) | ||
| KR920004814Y1 (ko) | Rf자동이득제어회로 | |
| JPS63252070A (ja) | フイ−ドバツククランプ回路 |