JPS581447B2 - 中央装置と複数の周辺装置との間のデ−タ伝送制御方法 - Google Patents

Description

【発明の詳細な説明】 この発明は計算機方式内におけるデータ伝達の制御、特
に中央処理装置と周辺装置の一つまたは複数との間のデ
ータの交換に関するものである。

現在の技術では中央装置と種々な周辺装置との間のデー
タの伝送は二つの信号シーケンスのサイクルによって制
御される。

（１）第１信号シーケンスはデータアドレス情報の伝送
を行なうことができる。

（２）第２信号シーケンスは第１シーケンスの間に決め
られたアドレスにデータを伝送することができる。

一般に第２シーケンスのみが、伝送されたデータのチェ
ックを続いて行なわれる。

データ伝送に用いられるインターフェースには二つの型
があり、第１はマルチチャンネル・インターフェースと
して知られており、論理部分を備え、異なったいくつか
の伝送チャンネルが接続され、各チャンネルは周辺チャ
ンネルの一つに特定のものである。

第２はスターインターフェースと！して知られているも
ので、計算機に接続された各周辺チャンネルに対する論
理部分を備えている。

これら二つの型のインターフェース（及びそれらに用い
られる方法）が現在最も一般に使用されているものであ
る。

しかし、これらは重大な欠点を有しており、マルチチャ
ンネル・インターフェースは計算機から遠距離にある周
辺装置を接続することができない。

更にインターフェースの論理部分における故障は全周辺
装置に影響を与える。

スターインターフェースは同期の問題があり、距離の問
題が重大となる。

一般にインターフェースに決定を行なうのは周辺装置で
あり、これは中央装置に矛盾を生じ、周辺装置によって
行なわれる作用のシーケンスについてチェックする回路
を必要とする。

各チャンネルに接続された論理部分も複雑である。

これらの因子はレジスタの内容を見ることができず、イ
ンターフェースによって覆われた周辺装置の基礎的作用
も見ることができない。

これは周辺装置故障の場合大きな困難な問題となり、デ
ータ伝送の間にデータのアドレスにチェックが行なわれ
ない。

発明の目的 この発明の目的は従って、中央装置と周辺装置の一つま
たはいくつかとの間で交換されるデータの伝送を制御す
る方法を提供することにある。

この発明の他の目的は、中央装置と少なくとも一つの周
辺装置の間のデータ伝送を伝送チャンネルを通じて行な
うのを制御する方法を提供することにある。

この発明の更に他の目的は、中央装置と複数の周辺装置
との間の情報交換を制御するための、中央装置の能力に
も周辺装置の性格にも依存しない方法を提供することに
ある。

この発明の他の目的及び利点は添付図面に示した実施例
についての次の説明から明らかにされる。

方法は二つのシーケンスからなる信号のサイクルを有し
、第１シーケンスはデータ伝送要求シーケンスであり、
このシーケンスはデータ交換の方向とデータアドレス指
定に関する情報を含む。

第２シーケンスはデータ伝送シーケンスである。

この発明の方法は、これら第１と第２シーケンスの後に
それぞれ中間チェックシーケンスが続くことを特徴とし
ている。

この発明の装置は上述した方法を実施するものであり、
中央処理装置に接続された第１データ伝送制御回路と、
周辺装置に接続された第２データ伝送制御回路を備えて
いる。

これら二つの回路は二つの信号シーケンスからなる制御
信号サイクルを両方向に伝送するよう協動ずる。

第１はデータ伝送要求信号シーケンスでデータのアドレ
ス指定に関する情報を含み、第２は伝送チャンネルを通
じて行なうこれらのデータの伝送に対するシーケンスで
ある。

装置は第１シーケンスの間に伝送された情報と、第２シ
ーケンスの間に送られたデータとをチェックする少なく
とも一つの装置を備え、そのチェック装置は第２データ
転送制御回路に接続されておる。

この第２制御回路からの１出力はチャンネルを通るデー
タを通過させるゲートを制御する。

第１図において中央処理装置１と周辺装置２との間に交
換される種々の信号は中央装置１に接続された第１制御
回路３と周辺装置２に接続された第２制御回路４との間
を通過する。

これらの信号は中央装置１から周辺装置２の方向に、外
方または書込み方向と呼ばれる方向に伝えられる。

これは信号ＤＳＯ，ＣＳＯ，ＥＮＯ，ＲＳＯの場合であ
る。

信号はまた周辺装置２から中央装置１の方向に、すなわ
ち内方または読取り方向に送られる。

これは信号ＤＳＩ，ＣＳＩ，ＥＮＩ，ＥＶ１，ＥＶ２，
ＥＶ３の場合である。

ゲート５は或る瞬間に伝送チャンネルＤＰを動作させ、
データまたは情報がチャンネルＤＰを通るのを許す。

この動作化は周辺装置２内のレジスタ６内に記録された
データの検査に特に依存する。

この検査はチェツカ７で行なわれ、伝送されるデータの
パリテイまたは真実性のいずれかを検査する。

伝送チャンネルＤＰは両方向性で、データは周辺ユニッ
ト２から読まれるか、またはデータは中央装置１によっ
て周辺装置２内に書込まれる。

第１回路３と第２回路４との間に交換される種々の信号
は０または１の論理信号である。

第２図において種々の信号は中央装置１と周辺装置２と
の間の第１シーケンスの間に第１と第２回路の間で交換
される。

この第１シーケンスの間に、読取られるべき、または周
辺装置に書込まれるべきデータのアドレス指定に関する
情報のみが伝送チャンネルＤＰを通じて伝えられる。

このシーケンスはアドレス情報の真実性またはパリテイ
チェツクに次のように関連している。

論理レベル１の信号ＥＮＯ（外方伝送信号として知られ
ている）は第１から第２の制御回路に送られ、論理レベ
ル０の信号ＥＮＩ（内方伝送信号）は第２制御回路から
第１制御回路に送られる。

論理レベル１の信号ＣＳＯ（外方チェック信号と呼ばれ
る）はデータ伝送が行なわれるとき第１回路によって発
生される。

この信号が現われるとデータのアドレスに関する情報は
伝送チャンネルＤＰの入力に配置される。

第２回路は信号ＣＳＯの発生を検知し、論理レベル１の
信号ＣＳＩ（内方チェック信号と呼ばれる）を発生し、
その信号は第１回路に送られる。

信号ＣＳＩの発生が第１回路によって検知された後に第
１回路は信号ＣＳＯを論理レベル０に（ＲＥＬＡＰＳＥ
，ＲＥＴＯＭＢＥＲ）低下さす。

伝送チャンネルＤＰへの入力に置かれたデータアドレス
情報は第１図のゲート５の有効化の後に周辺装置に伝送
することができる。

この情報のチェックが行なわれる。

このチェックは第２図内のＣＩによって表わされる。

信号ＣＳＯの低下は第２回路によって検知され、第２回
路は信号ＣＳＩを論理レベル０に低下させる。

この低下が第１回路によって検知されたとき、第２シー
ケンスがとられて、第１シーケンス内のアドレス情報に
よって決定されたアドレスにデータを伝送することがで
きる。

第３図において、中央装置から周辺装置への外方または
書込み方向として知られている交換方向にデータを伝送
する第２シーケンスの間に制御信号は交換される。

このシーケンスは次のように行なわれる。

信号ＣＳＩの低下とアドレス情報のチェックと伝送の後
に、伝送されるべきデータは時刻ｔ１において伝送チャ
ンネルＤＰへの入力に置かれる。

第１回路は信号ＣＳＩの低下を検知し、論理レベル１の
信号ＤＳＯ（外方サンプル信号と呼ばれる）を発生する
。

信号ＤＳＯの発生は論理レベル１の信号ＤＳＩ（内方サ
ンプル信号と呼ばれる）を発生する第２回路で検知され
る。

信号ＤＳＩの発生は信号ＤＳＯを論理レベルＯに低下す
る第１回路によって検知される。

信号ＤＳＯの低下は第２回路で検知される。

第１図のゲート５は動作され、周辺装置はこれらのデー
タがＣＤで検査されている間に、第１シーケンスの間に
決定されてしまっているアドレスにデータを記録する。

最後にＤＳＩは論理レベルＯに低下する。

信号ＤＳＩの低下に続いて信号ＥＮＩが再び現われる。

信号ＥＮＩの再発生は信号ＥＮＯを低下させる第１回路
によって検知される。

信号ＥＮＯの低下は信号ＥＮＩを低下させる第２回路で
検知される。

最後に信号ＥＮＩの低下は信号ＥＮＯを再発生させる第
１回路で検知される。

データ伝送の新しいサイクルを行なうことができる。

第４図について周辺装置から中央装置への内方または読
取り方向と呼ばれる伝送方向のデータ伝送の第２シーケ
ンスについて説明する。

このシーケンスは次のように行なわれる。

第１回路が信号ＯＳＩの低下を検知すると直ちに信号Ｅ
ＮＩが再び現われ、第１シーケンスの間に決められたア
ドレスにおいて読取られるべきデータが時刻ｔ２の瞬間
に伝送チャンネルへの入力に置かれる。

信号ＥＮＩの発生は第１回路で検知され、信号ＥＮＯを
低下させる。

信号ＥＮＯの低下は第２回路で検知され、信号ＤＳＩを
出させる。

信号ＤＳＩの発生は第１回路によって検知され、信号Ｄ
ＳＯを発生させる。

信号ＤＳＯの発生は第２回路で検知され、これは信号Ｄ
ＳＩを低下させる。

信号ＤＳＩの低下は第１回路で検知される。第１図のゲ
ート５は動作さヘ中央装置はデータを記録する。

第１回路はすると信号ＤＳＯを低下させる。

信号ＤＳＯの低下は第２回路で検知さヘこれはＥＮＩを
低下させる。

信号ＥＮＩの低下は第１回路で検知され、信号ＥＮＯを
再び出させる。

データ交換の新しいサイクルを行なうことができる。

種々の信号は、第２図について説明されたデータ伝送の
信号の第１シーケンスの間に第１と第２回路の間で交換
される。

第５図において、アドレス情報内にエラーが検知された
場合は、次のように行なわれる。

信号ＣＳＩの低下のときにもしアドレス情報内にエラー
が検知されると第２回路は信号ＥＮＩを再び生じさせる
。

検査部材は論理レベル１のエラー信号ＥＶ３を発生する
。

信号ＥＮＩの再出現は信号ＥＮＯを低下させる第１回路
によって検知され、信号ＣＳＩを再び現わす。

信号ＣＳＩの再出現は第１回路によって検知され、信号
ＣＳＯを再び生じさせる。

この再出現は第２回路で検知され信号ＣＳＩを低下させ
る。

信号ＣＳＩの低下が１３の瞬間に第１回路によって検知
されたとき、第１回路はエラー信号ＥＶ３の論理状態を
考慮して信号ＣＳＯを落下させる。

信号ＣＳＯの低下は第２回路によって検知され信号ＥＮ
Ｉを低下させる。

最後に信号ＥＮＩの低下は第１回路によって検知され信
号ＥＮＯを再び現わす。

データ伝送制御信号の他のサイクルを始めることができ
る。

すると同じサイクルを第１シーケンスとして繰返すこと
ができる。

これはエラーの真実性またはパリテイがこの回復の間に
無くされるからである。

第６図において周辺装置に伝達されるデータ内にエラー
が検知された場合は第２書込みシーケンスは次のように
行なわれる。

信号ＤＳＩが低下した後、および時刻ＣＤにおいて周辺
装置によってデータが記録された後に、データ内にエラ
ーが検知されると第２回路は信号ＥＮＩを再び現わし、
論理レベル１のエラー信号ＥＶ３を発生する。

この信号ＥＮＩの再出現は第１回路によって検知され、
信号ＥＮＯを低下させ、その低下は第２回路で検知され
信号ＣＳＩを再び現わす。

この信号ＣＳＩの再出現は第１回路で検知されこれは信
号ＣＳＯを再び現わす。

信号ＣＳＯの再出現は第２回路で検知され信号ＣＳＩを
低下させる。

信号ＣＳＩの低下は第１回路で検知されこれは時刻ｔ４
におけるエラー信号ＥＶ３の論理状態を信号ＣＳＯが低
下する前に考慮に入れる。

最後に信号ＣＳＯの低下は第２回路で検知され、信号Ｅ
ＮＩを低下させ、その代りに信号ＥＮＯを再び現わす。

サイクルは第１シーケンスで同様のまたは異なつたデー
タに対して再び始められる。

説明した種々のシーケンスは第１図において信号ＲＳＯ
が現われるのを示す。

この信号は初期設定制御信号として知られデータ伝送制
御サイクルの如何なる瞬間にも発生することができ、第
１から第２回路に送られる信号であり、中央装置がイン
ターフェースの制御を求める時に発生する。

信号ＲＳＯは遂行中のサイクルを何かの困難が生じた瞬
間に中断することができる。

周辺装置のレジスタ６の、状態０への回復が同時に行な
われる。

第１図では周辺装置からの動作命令優先信号である信号
ＥＶ１とＥＶ２が示される。

信号ＥＶ１は例えば信号ＥＶ２で表わされたよりも更に
優先される動作命令を表わす。

これらの信号（説明の誼上、二つに制限している。

）は第２回路で発生され、周辺装置で制御される。

これらの信号は第１回路に、ついで中央装置に送られ、
これらの命令を優先と到着の順序に記憶し、最優先命令
を第１に遂行する。

第７図について以上説明した方法を実施する装置につい
て更に詳細に説明する。

第１回路３は第１エミツタ８とそのエミツタを制御する
第１レシーバ９を備えている。

第２回路は第２エミツタ１１を制御する第２レシーバ１
０を備えている。

これらのエミツタとレシーバは第２レシーバが第２エミ
ツタからの信号を受けるように接続される。

第１エミツタ８は第２レシーバ１０に信号ＤＳＯ，ＣＳ
Ｏ，ＥＮＯ，ＲＳＯ，を送り、第２エミツタ１１は第１
レシーバ９に信号ＤＳＩ，ＣＳＩ，ＥＶ１，ＥＶ２，Ｅ
Ｖ３を送る。

エミツタとレシーバは主として論理回路から構成される
。

チェツカ７は第２エミツタ１１を制御し、パリテイまた
は真実性エラーの場合論理レベルの信号ＥＶ３を発生し
第１レシーバ９によって取入れられる。

第２のエミツタ１１はまた周辺装置によっても制御され
、第１レシーバ９に優先レベルＥＶ１とＥＶ２の信号が
到着するようにする。

作業が行なわれる順序は中央装置に記録され指示される
。

第７図にはまた第１エミツタ８から第２レシーバ１０に
伝えられる信号ＲＳＯが示される。

この信号は中央装置１が第１エミツタ８の制御を求める
、例えば作業の一部が停止さるべきとき毎に現われる。

初期設定信号ＲＳＯは第２レシーバに到着し、如何なる
瞬間にも交換サイクルの進行を停止し、ゲート５の動作
化の後に周辺装置のレジスタ６の状態を０にリセットす
る。

第１と第２のエミツタと第１と第２のレシーバについて
は詳細に説明しないが、交換される種々の信号について
は既に説明し、構成する論理回路は種々の信号を発生し
、また受信する。

周辺装置と中央装置との間のデータ伝送の制御の方法及
びその方法を行なう装置は多くの利点を有している。

第一に装置の素子を周辺装置と中央装置との間の距離の
関数として特別に制御する必要はない。

事実各種の信号の位相はチェック信号ＣＳＩとＣＳＯの
連鎖によって自動的に調整され、これらの信号の一つが
現われると、他の信号を現わさせ、同様に二つの信号の
低下はインクロツクされる。

第２に同期信号を伝送する問題はない。このような問題
は一般に中央装置と周辺装置との間の距離によって混乱
される。

第３に二つの中間検査シーケンスは装置が満足に動作し
ていることについての知識を直ちに得ることができる。

第４に装置は情報とデータにつき“透明”である。

すなわち情報とデータは各種の論理回路を通るときに修
正を受けることなく伝送チャンネルによって伝えられる
からである。

このようにして周辺装置が含むことができる各種のレジ
スタを完全に視ることができ、これは中央装置が周辺装
置の作用についての困難を診断することが可能となり、
基礎的操作ヲシミュレートし、このシミュレーションか
らの情報を回収することができる。

第５に中央装置は優先信号ＥＶ１とＥＶ２によって伝送
の完全なマスタである。

これらの信号は過負荷の問題、特にデータの伝送が周辺
装置と中央との間に行なわれるとき、その問題を避ける
ことができる。

中央装置はいくつかの周辺装置に接続することができ、
外部偶発の関数として問題の周辺装置に役立つことがで
きる。

第６に中央装置は周辺装置のレジスタの状態を部分的に
修正するか、またはデータの全体を読むことができる。

最後にデータ伝送の速度は中央装置に接続された周辺装
置の関数として修正することができ、インターフェース
の調整の必要はない。

説明した方法においては、一つの操作は同等の他の操作
と置換することができ、装置においては、この発明の範
囲内で一つの部材は同様の技術的作用を行なう他の部材
と置換することができることは明らかである。

【図面の簡単な説明】

第１図は中央装置と周辺装置との間に交換されるデータ
伝送制御装置の一般配置を示し、第２図は中央装置と周
辺装置との間のデータ伝送の第１シーケンスの間に生じ
る制御信号を示し、第３図は中央装置から周辺装置への
書込み方向として知られている方向にデータを伝送する
第２シーケンスの間に生じる信号を示し、第４図は周辺
装置から中央装置に読取り方向と知られている方向にデ
ータを伝送する第２シーケンスの間に生じる信号を示し
、第５図はデータのアドレス情報内にエラーが検知され
たとき生じる制御信号を示し、第６図はデータ伝送中に
エラーが検知されたとき書込み方向の第２シーケンスの
間に生じる信号を示し、第７図は前述の各図に示された
方法を実施する装置の詳細図である。 １……中央装置、２……周辺装置、３……第１制御回路
、４……第２制御回路、５……ゲート、６……レジスタ
、７……チェツカ、８……エミツタ、９……レシーバ、
１０……第２レシーバ、１１……第２エミツタ。

Claims (1)

1. 【特許請求の範囲】 １ 中央処理装置と少なくとも一つの周辺装置との間で
   伝送チャンネルを通じて交換されるデータの伝送を匍脚
   する方法において、 信号のサイクルを二つのシーケンスで送り、それらシー
   ケンスは、 データ伝送の方向と伝送されるデータのアドレス指定に
   関する情報を含む第１のデータ伝送命令シーケンスを送
   る段階と、第２のデータ伝送シーケンスを送る段階とを
   含み、 前記第１データ伝送命令シーケンスは、 中央処理装置からのいわゆる外方転送信号を周辺装置に
   送り、前記転送信号はデータ交換の方向を決める段階と
   、 中央処理装置によって前記チャンネルの入力にデータの
   アドレス指定に関する情報を置く間にいわゆる外方チェ
   ック信号を送る段階と、 外方チェック信号の発生を検知し、いわゆる内方信号を
   中央処理装置に送る段階と、 内方チェック信号を検知し、外方チェック信号を低下さ
   せる段階と、 外方チェック信号の低下を検知する段階と、前記アドレ
   ス情報のチェックを行ない、前記アドレスを前記伝送チ
   ャンネルを通じて周辺装置に伝送する段階と、 内方チェック信号を低下させる段階と、 内方チェック信号の低下を検知して前記第２のデータ伝
   送シーケンスをとる段階とを含むデータ伝送制御方法。 ２ 特許請求の範囲第１項記載のデータ伝送制御方法に
   おいて、データ伝送命令情報内にエラーが検知された場
   合は、第１データ伝送命令シーケンスは、 内方チェック信号の低下を検知する段階と、中央処理装
   置にいわゆる内方転送信号を送りかつエラー信号を発生
   する段階と、 内方転送信号を検知しかつ外方転送信号を低下させる段
   階と 外方転送信号の低下を検知し、内方チェック信号を発生
   させる段階と、 内方チェック信号の再出現を検知し、外方チェック信号
   を出現させる段階と、 外方チェック信号の再出現を検知し、内方チェック信号
   を低下させる段階と、 中央処理装置にエラー信号を考慮させる内方チェック信
   号の低下を検知し、外方チェック信号を低下させる段階
   と、 外方チェック信号の低下を検知し、内方転送信号を低下
   させる段階と、 内方転送信号の低下を検知し、外方転送信号を再出現さ
   せて新しいサイクルを開始させることができる段階とを
   含んだデータ伝送制御方法。 ３ 特許請求の範囲第１項記載のデータ伝送制御方法に
   おいて、進行中のデータ伝送よりも高度の優先のデータ
   伝送命令を表わす信号を中央処理装置に到着させる段階
   を含み、これによりデータの伝送中に各周辺装置がデー
   タ伝送を中断することができるデータ伝送制御方法。 ４ 特許請求の範囲第１項記載のデータ伝送制御方法に
   おいて、サイクルの初期設定は初期設定制御信号によっ
   ていかなる瞬間にも行われるデータ伝送制御方法。 ５ 中央処理装置と少なくとも一つの周辺装置との間で
   伝送チャンネルを通じて交換されるデータの伝送を匍御
   する方法において、 信号のサイクルを二つのシーケンスで送り、それらシー
   ケンスは、 データ伝送の方向と伝送されるデータのアドレシス指定
   に関する情報ダ含む第１のデータ伝送命令シーケンスを
   送る段階と、第２のデータ伝送シーケンスを送る段階と
   を含み、中央処理装置から周辺装置へのいわゆる外方ま
   たは書込み交換方向に対する前記第２データ伝送シーケ
   ンスは、第１データシーケンスの終りにおけるいわゆる
   内方チェック信号の低下を検知し、周辺装置に伝送され
   るデータをチャンネルの入力に置きその間いわゆる外方
   サンプル信号を発生する段階と、外方サンプル信号の出
   現を検知し、いわゆる内ご方サンプル信号を発生する段
   階と、 内方サンプル信号の出現を検知し、外方サンプル信号を
   低下させる段階と、 外方サンプル信号の低下を検知する段階と、データのチ
   ェックを行ない、第１シーケンスの間に指定された周辺
   ユニットのアドレスにデータを記録する段階と、 内方サンプル信号を低下させ、いわゆる内方転送信号を
   出現させる段階と、 内方転送信号の出現を検知し、いわゆる外方転４送信号
   を低下させる段階と、 外方転送信号の低下を検知し、内方転送信号を低下させ
   る段階と、 外方転送信号を再現させる内方転送信号の低下を検知し
   、これにより新しいサイクルを行なうことができるよう
   にした段階とを含むデータ伝送制御方法。 ６ 特許請求の範囲第５項記載のデータ伝送制御方法に
   おいて、周辺ユニットにデータを記録した後及びデータ
   内にエラーを検知した後の第２のいわゆる書込みシーケ
   ンスの間中、この書込みシーケンスは、 内方サンプル信号を低下させ、内方転送信号を出現させ
   、エラー信号も出現させる段階と、内方転送信号の出現
   を検知し、外方転送信号を低下させる段階と、 外方転送信号の低下を検知し、いわゆる内方チェック信
   号を出現させる段階と、 内方チェック信号の出現を検知し、いわゆる外方チェッ
   ク信号を出現させる段階と、 外方チェック信号の出現を検知し、内方チェック信号を
   低下させる段階と、 内方チェック信号の低下を検知し、中央処理装置にエラ
   ー信号を考慮させ外方チェック信号を低下させる段階と
   、 外方チェック信号の低下を検知し、内方転送信号を低下
   させ、外方転送信号を再出現させ、これにより新しいサ
   イクルを行なうようにした段階とを含むデータ伝送制御
   方法。 ７ 特許請求の範囲第５項記載のデータ伝送制御方法に
   おいて、サイクルの初期設定は初期設定制御信号によっ
   ていかなる瞬間にも行われるデータ伝送制御方法。