JPS6247750A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPS6247750A
JPS6247750A JP60187578A JP18757885A JPS6247750A JP S6247750 A JPS6247750 A JP S6247750A JP 60187578 A JP60187578 A JP 60187578A JP 18757885 A JP18757885 A JP 18757885A JP S6247750 A JPS6247750 A JP S6247750A
Authority
JP
Japan
Prior art keywords
error
register
pseudo
errors
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60187578A
Other languages
English (en)
Inventor
Toru Takishima
瀧島 亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60187578A priority Critical patent/JPS6247750A/ja
Publication of JPS6247750A publication Critical patent/JPS6247750A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は保守診断機能を有する記憶装置に関し、特にそ
の疑似故障の発生方式に関する。
(従来の技術) 従来、保守診断機能によって診断レジスタに疑似故障を
セットした状態で、システム制御装置から書込み/読出
し命令を実行すると、常時エラーが発生していた。
(発明が解決しようとする問題点) 上述した従来の診断レジスタに疑似故障をセットするだ
けの方式では、システム制御装置からエラーが固定的に
みえてしまう。よって、命令リトライ機能によってエラ
ーの発生したアドレスに再度アクセスしてもエラーが発
生し、アクセスしたアドレス領域が切離されるため、命
令リトライ機能の固定エラーに対する診断は実行できる
が、再度アクセスしたときにエラーにならないでリトラ
イ成功の診断ができることはないという欠点があつた。
本発明の目的は、保守診断機能を有して疑似故障をセッ
トすることができる記憶装置において、エラー回数セッ
トレジスタによりエラーの発生回数を指示し、疑似故障
レジスタにより疑似故障をセットしておき、疑似故障レ
ジスタの内容とシステム制御装置からの動作指示信号と
の論理積を求め、さらにエラー回数に応じた診断レジス
タとANDゲートとの対を複数個備え、上記複数のAN
Dゲートの論理積出力信号の一つをエラー回数セレクト
回路でセレクトし、任意の回数のエラーを発生させるこ
とによって上記欠点を除去し、IJ )ライ成功を診断
できるように構成した記憶装置を提供することにある。
(問題点を解決するだめの手段) 本発明による記憶装置は、疑似故障レジスタと、エラー
回数セットレジスタと、ANDゲートト、複数のAND
ゲート付き診断レジスタと、エラー回数セレクト回路と
、エラー検出回路とを具備し、7ステム制御装置からの
書込み/読出し命令に対して書込み/読出し動作を実行
し、保守診断を行うことができるとともに疑似故障をセ
ットすることができるように構成したものである。
疑似故障レジスタは、疑似故障をセットするためのもの
であり、エラー回数セットレジスタはエラーの発生回数
を指示するためのものである。
ANDゲートは、疑似故障レジスタの出力信号と、シス
テム制御装置からの書込み/読出し動作指示信号との論
理積を求めるためのものである。
複数のANDゲート付き診断レジスタは、〔(最大エラ
ー回数)−1〕個の直列に接続されたものである。
エラー回数セレクト回路は、エラー回数セットレジスタ
の出力信号によって〔(最大エラー回数)−1〕個の出
力信号の一つを選択するためのものである。
エラー検出回路は、疑似故障レジスタの出力信号からエ
ラーを検出するためのものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図はエラー回数が2回の場合の記憶装置の一実施例
を示すブロック図である。第1図において、1はエラー
回数セットレジスタ、2は疑似故障レジスタ、3は制御
回路、4はエラー回数セレクト回路、5はANDゲート
、6は診断レジスタ、7はANDゲート、8はエラー検
出回路、9はエラーレジスタである。
第2図は、第1図の動作で示すタイミングチャートであ
り、第2図においては、システム制御装置から診断書込
み動作が実行され、続いて通常の書込動作、または読出
し動作が8回続き、順にリクエスト等の制御信号が送ら
れてきた場合のシーケンスを示す。システム制御装置(
図示してない)からリクエスト等の制御信号が信号線1
6上に送出されてくると、制御回路3で診断書込み動作
を指示する。信号線16上のリクエストよシも1クロツ
クだけ遅れて診断デー名が信号線10.14上に送出さ
れ、それぞれエラー回数セットレジスタ1、および疑似
故障レジスタ2にtlNがセットされる。診断書込み動
作の要求後に、診断書込み動作のリクエストの次のクロ
ックで通常の書込み動作、または通常の読出し動作のリ
クエスト等の制御信号が信号線16上に送出され、制御
回路3で通常の書込み動作、または通常の読出し動作を
指示する。通常の書込み動作、または通常の読出し動作
の場合には、信号線17上の動作指示信号が%11にな
る。信号線17上の動作指示信号および信号線15上の
疑似故障信号が111であるため、エラー検出回路8が
動作して信号線21上にエラー信号が発生し、エラーレ
ジスタ9を介してシステム制御装置(図示してない)に
エラーが送出される。
一方、診断レジスタ6に%IJFがセットされると同時
に、次の通常の書込み動作、または読出し命令に対する
動作指示信号が信号線17上で%11になる。また、信
号線15上の疑似故障信号が亀IIのままであるため、
エラー検出回路8が動作して2回目のエラー信号が発生
し、システム制御装置に送出される。2回目の通常の書
込み動作、または読出し動作の命令に対する動作指示信
号が信号線11上で%11であるとき、診断レジスタ6
の出力信号は信号線23上で% 11であるから、信号
線19上の論理積信号が%11になる。また、このとき
エラー回数セット信号は信号線11上で111であるた
め、2回エラーがセレクトされてリセット信号が信号線
13上で−O1になる。よって、疑似故障レジスタ2と
、エラー回数セットレジスタ1と、レジスタ6とがリセ
ットされる。
したがって、3回目以降の通常の書込み動作、または通
常の読出し動作の命令に対してはエラーは発生しない。
以上、2回のエラーを発生する場合の動作を説明したが
、4回までのエラーを発生するには、診断レジスタ6と
ANDゲート7とから成る対をANDゲート7の後に直
列に2回路接続するとともに、この2回路のANDゲー
トの出力をエラー回数セレクト回路4に入力する。エラ
ー回数セレクト回路4から信号線13上への出力信号を
2回路のレジスタに入力する。また、エラー回数セット
レジスタ10入力は2ビツト必要で、2ビツトによって
1〜4のエラー発生回数をセレクトする。
同様にして、4回以上のエラーも発生することができる
第3図に、エラーをN(エラー最大発生回数)回発生さ
せる場合の一般的なブロック図を示す。
第8図において、第1図と同様な要素には同じ番号が付
しである。また、6−1〜6−(N−1)は(N−1)
個の診断レジスタを示し、1−1〜7−(N−1)は(
N−1)個のANDゲートを示す。
、(発明の効果) 以上説明したように本発明は、保守診断機能を有して疑
似故障をセットすることができる記憶装置において、エ
ラー回数セットレジスタによシェラ−の発生回数を指示
し、疑似故障レジスタにょシ疑似故障をセットししおき
、疑似故障レジスタの内容と7ステム制御装置からの動
作指示信号との論理積を求め、さらにエラー回数に応じ
た診断レジスタとANDゲートとの対を複数個備え、上
記複数のANDゲートの論理積出力信号の一つをエラー
回数セレクト回路でセレクトし、任意の回数のエラーを
発生することによシ、各システム制御装置の命令リトラ
イ機能に合致した診断を容易に実行できるという効果が
ある。
【図面の簡単な説明】
第1図および第3図は、それぞれ本発明による記憶装置
の実施例を示すブロック図である。 第2図は、第1図に示す記憶装置の動作例を示すタイミ
ングチャートである。 1曇・・エラー回数セットレジスタ 2・・・疑似故障レジスタ 3・・・制御回路 4・・・エラー回数セレクト回路 5 、7 、7−1 、1−2 、・・−1−(N−1
)・―・―・ANDゲート 6 、6−1 、6−2 、・・・6−(N−1)@・
・・・・診断レジスタ 8・・・エラー検出回路 9・・・エラーレジスタ 1G、11.13〜23.19−1〜19−(N−1)
、23−1〜25−(N−1)・・・・・・信号線

Claims (1)

  1. 【特許請求の範囲】 疑似故障をセットするための疑似故障レジスタと、エラ
    ーの発生回数を指示するためのエラー回数セットレジス
    タと、前記疑似故障レジスタの出力信号とシステム制御
    装置からの書込み/読出し動作指示信号との論理積を求
    めるためのANDゲートと、〔(最大エラー回数)−1
    〕個の直列に接続された複数のANDゲート付き診断レ
    ジスタと、前記エラー回数セットレジスタの出力信号に
    よつて前記〔(最大エラー回数)−1〕個の出力信号の
    一つを選択するためのエラー回数セレクト回路と、前記
    疑似故障レジスタの出力信号からエラーを検出するため
    のエラー検出回路とを具備し、システム制御装置からの
    書込み/読出し命令に対して書込み/読出し動作を実行
    し、保守診断を行うことができるとともに疑似故障をセ
    ットすることができるように構成したことを特徴とする
    記憶装置。
JP60187578A 1985-08-27 1985-08-27 記憶装置 Pending JPS6247750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60187578A JPS6247750A (ja) 1985-08-27 1985-08-27 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60187578A JPS6247750A (ja) 1985-08-27 1985-08-27 記憶装置

Publications (1)

Publication Number Publication Date
JPS6247750A true JPS6247750A (ja) 1987-03-02

Family

ID=16208551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60187578A Pending JPS6247750A (ja) 1985-08-27 1985-08-27 記憶装置

Country Status (1)

Country Link
JP (1) JPS6247750A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422062A (en) * 1977-07-18 1979-02-19 Sumitomo Electric Ind Ltd Combined pressure reducing valve for two lines
JPS5987560A (ja) * 1982-11-12 1984-05-21 Fujitsu Ltd 擬似エラ−発生方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422062A (en) * 1977-07-18 1979-02-19 Sumitomo Electric Ind Ltd Combined pressure reducing valve for two lines
JPS5987560A (ja) * 1982-11-12 1984-05-21 Fujitsu Ltd 擬似エラ−発生方式

Similar Documents

Publication Publication Date Title
JPS60124744A (ja) エラ−・テスト及び診断装置
KR870000114B1 (ko) 데이타 처리 시스템
JPS581447B2 (ja) 中央装置と複数の周辺装置との間のデ−タ伝送制御方法
JPS6247750A (ja) 記憶装置
JPS6292042A (ja) 記憶装置
JPS5849899B2 (ja) デ−タ処理装置の試験方式
JP2806645B2 (ja) スキャンパスエラー検出回路
SU1249488A1 (ru) Автоматизированна система контрол и диагностики цифровых узлов
JPS6161427B2 (ja)
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPH0748192B2 (ja) 記憶装置
JPS5917465B2 (ja) チエツク装置
JPS60221842A (ja) 論理装置の故障診断回路
JPS60101649A (ja) 電子計算機の診断装置
JPH04105140A (ja) スイッチ操作履歴の収集方式
JPS6010379A (ja) デ−タ処理システムのデ−タ転送方式
JPH0619733B2 (ja) トレーサ装置
JPS6136641B2 (ja)
JPH0474254A (ja) マイクロプロセッサ診断方式
JPS5860363A (ja) 論理装置の動作履歴記憶方式
JPS5833574B2 (ja) ニユウシユツリヨクソウチ ノ ジヨウタイヒヨウジシテイホウシキ
JPS5931800B2 (ja) 制御メモリ診断方式
JPH0289300A (ja) 半導体メモリ素子
JPS62166449A (ja) 論理装置の履歴記憶装置
JPS6227422B2 (ja)