JPS58145210A - 遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、インダクタンス素子と容量とを組合せて構成
される集中定数型遅延線に係り、特にインダクタンス素
子を改良した高速の遅延線に関する０ 立ち上り時間の速い超高速遅延線として・棒状ボビンに
細い導線を単層ツレ／イド状にスペース巻きしたインダ
クタンス素子を用い、各ターン毎に導線とアース間に容
量を接続する構造が本願発明者により開発され、本願と
同日に出願されたが、この構造は１タ一ン分を遅延線の
１区間とし、複数区間によって所定の遅延時間と超高速
立ち上り（Ｉ　ｎｓ　以下）特性を得るものである。

しかしながらこのように細い導線を巻回して形成したイ
ンダクタンス素子を用いる遅延線においては、導線を巻
回する作業が煩雑となって製造能率が低下し、特に超小
型の遅延線にあっては導線が極めて細くなって製造能率
が極めて低下するのみならず、巻回精度にばらつきが生
じて均一な遅延特性を得にくい欠点がある。

さらにまた、導線を巻回するボビンが必要となり・この
ボビンによる損失が増加するうえ、インダクタンス素子
を固定する特別な工夫が必要である０ 本発明はこのような欠点に対処するためになされたもの
で・製造が容易なうえ寸法精度が良好にして特性が均一
で、損失の少ない超小型かつ超高速の遅延線の提供を目
的とする。

この目的を達成するために本発明は、インダクタンス素
子に容量を接続してなる遅延線において・前記インダク
タンス素子が、平向上を平行かつジグザグ状に板状導体
条を折り返えし、隣り合う平行導体条を前記平面と異な
る方向へ交互に逆方向へ押し広げたソレノイド状に形成
されてなるとともに、前記インダクタンス素子の導体条
をつなぐ折り返えし部分に接続部材を設けてなることを
特徴とするものである。

以下本発明の詳細な説明する。

まず本発明の遅延線に用いるインダクタンス素子につい
て説明する。第１図および第２図は１インダクタンス素
子の一実施例を示すもので、特に第１図は加工前のイン
ダクタンス素子を示す展開図である。

本発明のインダクタンス素子６は、第１図に示すように
多数の導体条６Ｃを平面上において折り返し部５Ａ　、
５Ｂを介して平行なジグザグ状に折り返し形成されたジ
グザグ状導体路６を、第２図に示すように、導体条５ｃ
を折曲して押し広げて形成されている。すなわち、ジグ
ザグ状導体路６の対向する折り返し部５Ａ　、５Ｂのそ
れぞれにおいて・折り返し、部の内端縁を結ぶ仮想線お
よびＴだけ内側に寄った位置を結ぶ仮想線を設け、折り
返し部６Ａ側において折り返し部内端縁と内側の仮想線
位置上側を交互に紙面に対し垂直下方へ折り曲げる一方
、折り返し部５Ｂ側において折り返し部内端縁と内側の
仮想線位置下側とを交互にかつ折り返し部６Ａとずらせ
て紙面に対し垂直上方へ折り曲げることにより、第２図
の如きピッチＰのソレノイド状のインダクタンス素子６
が構成すれている。

このインダクタンス素子６は、長辺Ｗと短辺Ｔとからな
る長方形の断面空間を長手方向に有し、対向する短辺Ｔ
から折り返し部６Ａ、５Ｂが平行かつ逆方向に延設され
るよう構成されている。また第１図に示すジグザグ状の
導体路６は、導体板からフォトエツチング等によって形
成すると、正確な寸法精度で多数個同時形成可能となる
。また打ち抜き等によっても可能である。インダクタン
ス素子６は、前記断面空間にボビンを挿入することが可
能であるが・超高周波（例えば、Ｉ　ＧＨｚ以Ｌ）領域
で損失の少ないボビン材料が極めて限定されるうえ高価
で加工も困錬であるので、低損失、低Ｓｔ率の空心構造
が適する。

第３図は、第２図に示す空心インダクタンス素子６を用
いて構成した本発明の遅延線の一実施例を示すｘ−ｘ間
の正面断面図ＡおよびＹ−Ｙ間の側面断面図８である。

なお可変遅延線を例にして示す。

第３図において、インダクタンス素子の狭い横導線路た
る一方の折り返し部５Ｂ各々は・容量電極８．８′で誘
電体板９を挾んで構成させた容量素子１ｏのその一方の
容量電極８と半田リフロー法によって半田付けされてお
り、容量素子１０の他方の容量電極８′は、後述する細
長い筐体１２の内底面に形成された接地板１１に同様な
方法で半１旧付けされている。インダクタンス素子６の
各ターンとアースの間に容量素子１ｏが接続され１集中
定数型の遅延線素子１６が構成される。

インダクタンス素子６の巾の広い横導巌路たる他方（図
中上側）の折り返し部ＢＡＩｒ！・固定接点７ともなっ
ており、この固定接点７によって長手“方向に址びる固
定接点列１７が形成される。この固定接点列１７は、筐
体１２の接地板１１に接着シート１５で下面を加熱接着
した断面長方形の長尺状支持台１４の上面に、やはり接
着シート１６で加熱接着され、この支持台１４の上面に
て平面状に位置規制される。なお支持台１４はアルミナ
磁器等の絶縁材料にて成形されている。すなわち前記イ
ンダクタンス素子６は、容量素子１ｏおよび支持台１４
にて筐体１２内に固定されている。

筺体１２は、細長い形状をなし、内部に上述の如き遅延
線素子１６を備え、底面には、入力端子１、人力接地端
子２．出力端子３および出力接地端子４が植設され、内
上面には、内側面上を介して入力端子１に接続された摺
動電極１３が形成されるとともに、前記固定接点列１７
に沿った摺動溝２１が設けられている。

筺体１２内には・上部を摺動ｔ１４２１から突出させる
とともに、内上面の摺動電極１３に当接してスライドす
る導電性摺動体１９が配置され、この摺動体１９下面か
らは摺動子１８が固定接点列１７に向けて突設され・先
端が弾性的に固定接点７に接触している。すなわち摺動
体１９は、摺動子１８の弾性付勢力によって摺動電極１
３に当接する０摺動溝２１から突出する摺動体１９の上
部には、絶縁性のつまみ２ｏが嵌着されている。従って
、入力端子１は摺動電極１３．摺動体１９および摺動子
１８を介して固定接点７と接続され、つまみ２ｏによる
摺動体１９のスライドにより、固定接点列１７上の固定
接点７と順次選択接触し・選択された固定接点７が入力
端子１に接続される。

なお、各接地端子２．４は、筐体１２内の接地電極１１
に接続され、インダクタンス素子６の一方の終端（第３
図中右端）は出力端子３に、また他方の終端（同図中左
端）は内部終端抵抗２２を介して接地電極１１に接続さ
れている。

次に本発明の遅延線の動作を・第４図に示す等価回路図
を参考にして説明するＯなお等価回路図には外部回路も
含めて示されている。

第２図のインダクタンス素子６の巻回１ターンが・遅延
線の１区間のインダクタンスＬに相当し、各インダクタ
ンスＬの接続点すなわち第２図における折り返し部５Ｂ
とアース間に容量素子１ｏの各容ｉ１ｃが挿入接続され
、梯子型回路網が構成されている０各インタリタンスＬ
は・隣り区間と結合係数ａによって結合し、誘導ｍ型遅
延線を形成する。

この遅延線の１区間分の遅延時間ｔｄは、ｔａ＝メロ了
−Ｔ「で であり、また特性インピーダンスＲＯは、Ｒｏ＝メロ了
両丁「で である。そのためインダクタンス素子６の左右の両終端
は、負荷抵抗（内部終端抵抗）　Ｒｏを介してアースさ
れる。

入力端端子１，２に接続される内部インピーダンスＲＯ
／２の信号源ＰＧは・摺動電極１３．摺動体１９．摺動
子１８および入力端子１による結線インダクタンスＬｗ
を経て・選択された１つの固定接点７と接続される。な
お第４図中符号Ｃｓは浮遊容量であり・回路網がマツチ
ングされる条件は、Ｃｓ＝ＣおよびＬＷ＝Ｌ／４　であ
るが、多少のミスマツチングは出力信号に影春を与えな
い。

信号源ＰＧから固定接点７へ人力された信号は、図中左
右に分れて伝播し・右へ伝播する信号が各区間数に応じ
た遅延時間で出力側端子３，４間の負荷抵抗ＲＯＫ加え
られ、左へ伝播する信号か内部終端抵抗ＲＯに加えられ
て吸収される。従って摺動子１８をスライドさせて固定
接点７を切換えるならば、固定接点７と出力端子３間の
区間数の変化に応じて、出力信号の遅延時間を可変でき
る。

発明者は、第３図に示す構造の可変遅延線において、ピ
ッチＰ　＝　０．４１１１１．　Ｔ　＝　０．５ｓ１１
．　Ｗ＝　１．５１１Ｌｆｉで等測的に４０ターン、長
さ１６ａｌｌの　インダクタンス素子６と、各容量Ｃ＝
　０．５ＰＦ（計２０ＰＰ）の容量素子１ｏを組合せて
実験した結果、１区間当り遅延時間ｔｄ　：　２５Ｐ８
．全可変遅延時間２ｎｓ　％　　特性インピーダンスＲ
ｏ＝１００Ω、出カッ々ルス信号の立ち上り時間１５０
Ｐ８（最大）　、−３ｄＢ通過帯域２　、３　ＧＨ２の
超高速特性を得た。つまみ２０をスライドさせることに
より・５０Ｐ８おきに４０段階・２　ｎｓまでの遅延時
間の可変が可能となった０上述の実施例においては、可
変遅延線を例にして説明したが、本発明は固定遅延機に
おいて実施できることほぎうまでもない。すなわち本発
明のインダクタンス素子６け、線材の巻線によらず・平
面上を平行かつジグザグ状に板状導体条６Ｃを折り返し
、隣り合う平行導体条５Ｃを平面と直交する方向へ交互
に逆方向に押し広げたソレノイド状に形成されているの
で、フォトエツチング等の微細加工に適し、寸法精度が
高く超小型化が可能であるのみならず量産化も容易であ
る。そのため特性の安定な超小型遅延特性を得ることが
できる。

しかもインダクタンス素子６の導体断面積が大きく、ボ
ビンを省略して空心自立構造が可能であるから、損失が
少なくＱの高いインダクタンス素子となって超高周波領
域においても超高速立ち上り特性が得られる。

もっとも本発明のインダクタンス素子６は、上述のよう
に断面長方形に押し広げて折曲する例に限らず、断面正
方形、菱形等の多角形または円形にすることも可能であ
り、導体条６Ｃを平面と異なる方向へ押し広げて形成す
ればよい。

さらにまた、上述のインダクタンス素子６における巾の
狭い横導体路たる折り返し部５Ｂは・谷！素子１０の容
量電極８に重ねてインダクタンスと容量との接続部材と
して用いたが、容量電極８を兼ねる接続部材とすること
も可能であり、折り返し部５Ａと同様に支持台１４や筐
体１２との固定接続部材や可動接点との接続部材として
利用することができる。

特に本発明を可変遅延線において実施するならば・次の
ような利点を有する。

（１）　　インダクタンス素子６の折り返し部５Ａを固
定接点７に兼用できるうえ・この固定接点７をインダク
タンス素子６の外側にて支持台１４で支えることが可能
となる。そのため摺動子１８による接点圧が加わっても
、インダクタンス素子〇の変形が防止され、空心構造に
よる特性の安定化と損失の低下を図ることができる。

（２）　　固定接点のみに耐摩耗性の良好な硬質金属下
地メッキすることが可能となって、固定接点の摩耗を防
ぎ遅延線の長寿命化と経時的変化の改善を図ることがで
きる。一般に下地メッキ材料としてはニッケル等がよく
使用される。ニッケルは強磁性特性を有し導電率が高く
ないので、主にインダクタンスＬを構成する部分に形成
すると、インダクタンス間の結合係数に影響を与えると
ともに損失が増加する欠点があった。しかるに本発明の
インダクタンス素子６においては折り返し部分６Ａの端
にのみメッキを施こすことが可能となる。

以上説明したように本発明の遅延線は、特徴あるインダ
クタンス素子を備えてなることにより、製造が容易で敏
産性に富み、高速度の安定した遅延特性が得られる。

【図面の簡単な説明】

第１図および第２図は本発明の遅延線に用いるインダク
タンス素子の一実施例を示す展開図および斜視図・第３
図は本発明の遅延線の一実施例を可変遅延線で示す正面
断面図および側面断面図・第４図は第３図の等価回路図
である。 １．２・・・・・・入力端端子、３，４・・・・・・出
力側端子・６・・・・・・ジグザグ状導体路、５Ａ　、
５Ｂ・・・・・・折９返し部（横導体路）、６Ｃ・・・
・・・導体条、６・・・・・・インダクタンス素子、７
・・・・・・固定接点、１ｏ・・・・・容量素子、１２
・・・・筐体、１３・・・・・・摺動電極、１４・・・
・・・支持台、１６・・・・・・遅延線素子、１７・・
・・・・固定接点列、１８・・・・・・摺動子、１９・
・・・・摺動体、特許出願人　エルメック株式会社

Claims (5)

【特許請求の範囲】
1. （１）　　インダクタンス素子と容量とを組合せてなる
   遅延線において、前記インダクタンス素子が・平面上を
   平行かつジグザグ状に板状導体条を折り返し、隣り合う
   平行導体条を前記平面と異なる方向へ交互に逆方向へ押
   し広げたソレノイド状に形成されてなるとともに、前記
   インダクタンス素子の導体条をつなぐ折り返し部分に接
   続部材を設けてなることを特徴とする遅延線。
2. （２）　　インダクタンス素子が、空心ソレノイド状に
   形成されてなることを特徴とする特許請求の範囲第１項
   記載の遅延線０
3. （３）　　インダクタンス素子が、′折り返し部分の接
   続部材によって固定されてなることを特徴とする特許請
   求の範囲第１項もしくは第２項記載の遅延１ＪｌＯ
4. （４）　　インダクタンス素子が、折り返し部分の接続
   、部材に容置を介して固定されてなることを特徴とする
   特許請求の範囲第１項もしくけ第２項記載の遅延線。
5. （５）　　インダクタンス素子の接続部材を固定接点と
   するとともに−この固定接点上を摺動する可動接点を具
   備してなることを特徴とする特許請求の範囲第１項ない
   し第４項のいずれか１項記帷の遅延線。