JPH0230913Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は超高速の遅延線装置に係り、特に、目
的とする遅延時間を高い精度で得ることの可能な
遅延線装置の改良に関する。

〔従来技術とその問題点〕

従来、この種の遅延線装置は、導体を単層ソレ
ノイド状にスペース巻きしてインダクタンス素子
を形成し、このインダクタンス素子における各タ
ーン毎にアースとの間にコンデンサを接続し、こ
れらインダクタンス素子およびコンデンサを入出
力端子の植設されたケースに収納するとともに、
そのインダクタンス素子の端部を入出力端子に接
続して構成されている。

このような遅延線装置にあつては、１区間分の
遅延時間tdを区間数倍した遅延時間と、入出力端
子やこれら入出力端子とインダクタンス素子を接
続するリード線のインダクタンスおよび浮遊容量
による遅延時間を加えたものが全体の遅延時間と
なる。

そして、所望の遅延時間を得るためには、目的
の遅延時間より多少大きな遅延時間となるように
区間数を選び、その後区間数を減らして目的の遅
延時間に近づけることが行われている。

しかし、このように構成された従来の遅延線装
置は、区間数を減らして遅延時間を減少させた場
合、全体の遅延時間が１区間分の遅延時間tdづつ
変化するので、目的とする遅延時間との間に大き
な誤差が生じ易く、その誤差も最大±td／２程度
になる欠点がある。

〔考案の目的〕

本考案はこのような従来の欠点を解決するため
になされたもので、目的とする遅延時間を極めて
高い精度で簡単に得ることが可能であり、構成も
簡単な小型の遅延線装置の提供を目的とする。

〔考案の構成と効果〕

この目的を達成するために本考案は、固定した
主たる遅延時間を有する遅延線に、導線路の線路
長に応じた遅延時間であつてその遅延線の遅延時
間よりも小さな遅延時間を有する微調用の遅延線
路を縦続接続するとともに、その遅延線路におい
て前記遅延線との接続点までの信号通過長を変化
可能に構成したものである。

このような構成によれば、遅延線路における接
続点片と信号の入出力点間の信号の通過長を変化
可能に構成したので、たとえ遅延線が１区間の遅
延時間tdづつしか変化できなくても、遅延線路に
よつて連続的に遅延時間を変化可能になり、目的
とする遅延時間を高い精度で得ることができる。

しかも、遅延線路によつて連続的に遅延時間を
変化する手段としては、遅延線路との接続点を変
化させたり、遅延線路を部分的に短絡させること
によつて容易に達成できるので、調整も簡単であ
る。

〔考案の実施例〕

以下本考案の詳細を説明する。

第１図は本考案の遅延線装置に係る一実施例を
示す要部斜視図である。

図において、アース電極を兼ねた基板１の端部
からアース端子２が一体的かつ折れ曲がるように
垂下しており、この基板１の主面にはコンデンサ
３が接続されている。

このコンデンサ３は、誘電体板４の一主面にア
ース電極５を形成するとともに対向する主面に所
定のピツチで複数の容量電極６を形成してなり、
アース電極５が基板１に当接するようにして半田
付け接続されている。

コンデンサ３の容量電極６には、インダクタン
ス素子７が半田付けされている。このインダクタ
ンス素子７は、セラミツク材料からなり偏平で細
長いボビン８の外周面に、導体９を単層ソレノイ
ド状に所定のピツチでスペース巻きして形成され
てなり、長手方向に延びる幅の狭いボビン８端面
における導体９をコンデンサ３の容量電極６に半
田付け接続して支持されている。従つて、導体９
のピツチは容量電極６のピツチと同ピツチとなつ
ている。

このインダクタンス素子７の導体９は、導体９
をボビン８へ単層ソレノイド状に巻く手法や、外
周面に導電膜の形成されたボビンからフオトエツ
チグ等従来公知の手法で形成される。

そして、このインダクタンス素子７における１
ターン毎に導体９と基板１との間に容量コンデン
サ３の接続された集中定数型の主たる遅延線１０
が構成されている。

基板１の主面には、遅延線１０に沿つて遅延線
路としてのマイクロストリツプ線路１１が取りつ
けられている。

このマイクロストリツプ線路１１は、偏平で細
長い誘電体板１２の一方の主面にアース電極１３
を形成するとともに対向する主面にマイクロスト
リツプ導線１４を形成して構成されており、マイ
クロストリツプ導線１４の一端には入出力点とし
ての接続電極１５が形成されている。

なお、誘電体板１２における接続電極１５に対
向する面にはアース電極１３が形成されておら
ず、この接続電極１５にはアース端子２と同じよ
うな入力端子１６が接続され、折り曲げられて垂
下している。

遅延線１０におけるコンデンサ３の容量電極６
の１つ（図中左端）から接続片１７が延び、マイ
クロストリツプ線路１１におけるマイクロストリ
ツプ導線１４に半田付け接続されている。

接続片１７は、この長さを適当に選択すること
により、マイクロストリツプ線路１１におけるマ
イクロストリツプ導線１４の任意の個所に接続可
能となつている。

なお第４図は第１図に示す遅延線装置の等価回
路図である。

このように構成された本考案の遅延線装置は、
入力端子１６とアース端子２間に信号が加えられ
ると、信号がマイクロストリツプ線路１１の接続
電極１５からマイクロストリツプ導線１４を通
り、接続片１７とマイクロストリツプ導線１４と
の接続点から接続片１７を経て遅延線１０に加え
られ、遅延線１０において１区間の遅延時間tdを
区間数倍した遅延時間を伴つて出力される。

この場合、入力信号は、マイクロストリツプ線
路１１において、接続電極１５からマイクロスト
リツプ導線１４と接続片１７との接続点までの信
号の通過長に応じた遅延時間を伴つて遅延線１０
に加えられる。

そのため、遅延線１０において１区間分の遅延
時間tdづつしか遅延時間の調節ができなくても、
マイクロストリツプ線路１１におけるマイクロス
トリツプ導線１４と接続片１７との接続点の半田
を溶かして半田付け箇所を移動させるならば、マ
イクロストリツプ線路１１における遅延時間を連
続的に調整することが可能となり、微調整が簡単
となるうえ、目的の遅延時間を高い精度で得るこ
とができる。

なお、第１図の実施例において、マイクロスト
リツプ線路１１におけるマイクロストリツプ導線
１４と接続片１７との接続点が設定された後は、
第１図中線Ａで示す部分から先を切断することに
より、ミスマツチングが生ずるのを防ぐことがで
きる。もつとも、多少のミスマンチングが問題と
ならない場合には必ずしも切断する必要はない。

さらに、マイクロストリツプ線路１１における
マイクロストリツプ導線１４は、直線的に形成す
る必要はなく、第２図ａ，ｂに示すように、ジグ
ザグ状もしくは折れ曲げるように形成することも
可能である。このようにジグザグ状もしくは折れ
曲げるように形成すれば、マイクロストリツプ導
線１４の長さを長くすることができるので、遅延
時間の調整範囲を拡大することができる。

第３図は本考案の遅延線装置の他の実施例を示
す要部斜視図である。

この実施例は、マイクロストリツプ線路１１と
して、誘電体板１２に形成するマイクロストリツ
プ導線１８が折り返すように形成されてなり、マ
イクロストリツプ導線１８の先端と遅延線１０と
を接続するとともに、折り返したマイクロストリ
ツプ導線１８を短絡片１９で短絡させ、この短絡
片１９をマイクロストリツプ導線１８を短絡しな
がら移動可能に構成してなるものである。

このように、本考案にあつては、上述の第１図
の実施例のように接続片１７とマイクロストリツ
プ導線１４との接続点を変化させる場合に限ら
ず、遅延線１０とマイクロストリツプ線路１１と
の接続点を固定させておき、短絡片１９を移動さ
せることにより、マイクロストリツプ線路１１に
おける遅延時間を変化させることが可能である。

要は、遅延線路としてのマイクロストリツプ線
路１１において、遅延線との接続点までの信号通
過長を変化可能に構成すれば、本考案の目的達成
が可能である。

なお、第３図に示す実施例においても、第２図
に示すようなジグザグ状もしくは折り曲げるよう
に形成することが可能であることは言うまでもな
いし、第３図中線Ａで示す部分から先を切断する
ことにより、ミスマツチングが生ずるのを防ぐこ
ともできる。

さらに、本考案の実施に当たつては、遅延線１
０の入力側にマイクロストリツプ線路１１の縦続
接続する場合に限らず、遅延線１０の出力側にマ
イクロストリツプ線路１１の縦続接続することも
可能であり、また、マイクロストリツプ線路１１
にあつても遅延線１０との接続が容易でかつ信号
の通過長の調整可能な遅延線路で構成することが
できる。

遅延線１０にあつても上述の実施例に限定され
るものではない。

以上説明したように本考案の遅延線装置は、固
定した主たる遅延時間を有する遅延線に、この遅
延線の遅延時間よりも小さな遅延時間を有する遅
延線路を継続的に接続し、この遅延線路における
接続点までの通過長を変化可能に構成したので、
目的とする遅延時間を高い精度で得ることができ
るし、調整および構成も簡単で、小型化される。

【図面の簡単な説明】

第１図は本考案の遅延線装置の一実施例を示す
要部斜視図、第２図は第１図に示す遅延線路の他
の実施例を示す概略図、第３図は本考案の他の実
施例を示す要部斜視図、第４図は第１図の等価回
路図である。 １……基板、２……アース端子、３……コンデ
ンサ、６……容量電極、７……インダクタンス素
子、８……ボビン、９導体、１０……遅延線、１
１……遅延線路（マイクロストリツプ線路）、１
４，１８……マイクロストリツプ導線、１６……
入力端子、１７……接続片、１９……短絡部材
（短絡片）。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 固定した主たる遅延時間を有する遅延線と、 導線路の線路長に応じた遅延時間であつて前
   記遅延線の遅延時間よりも小さな遅延時間を有
   し前記遅延線に縦続接続された微調用の遅延線
   路と、 を具備し、 前記遅延線路において前記遅延線との接続点
   までの信号通過長が変化可能に構成されてなる
   ことを特徴とする遅延線装置。 (2) 遅延線路との接続点が移動されることによつ
   て信号の通過長が変化可能に構成されてなる実
   用新案登録請求の範囲第１項記載の遅延線装
   置。 (3) 遅延線路が折り返して形成され、この折り返
   された遅延線路を短絡する短絡部材が移動され
   ることによつて信号の通過長が変化可能に構成
   されてなる実用新案登録請求の範囲第１項記載
   の遅延線装置。