JPS5814557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5814557A JPS5814557A JP56111886A JP11188681A JPS5814557A JP S5814557 A JPS5814557 A JP S5814557A JP 56111886 A JP56111886 A JP 56111886A JP 11188681 A JP11188681 A JP 11188681A JP S5814557 A JPS5814557 A JP S5814557A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- lead
- holes
- attaching part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はクラック等の発生を防止したプラスチックＤＩ
ｆ’（デュアルインラインパッケージ）ＩＩＩＣＩＣパ
ッケージる。 − 従来ワイヤ方式による１チツプＬＳＩの実装法としては
第１図の平面ｌ１ｌＫ示す如くリードフレーム１のダイ
アタッチ部２上に半導体チップ３を、ｊｎ／ｌｓｉ績合
或祉半田付４によシマラント後、チップ０９子とリード
拳子関をワイヤボンディングする。しかる後、半導体チ
ップをマウントしたリードフレームを金製にセットし樹
脂を注入し半導体チップをモールドした第２図の如きプ
ラスチＶりＤＩＦを形成するものてｈｈｍ、 ’＆＞Ｊ
Ｉ２図は樹脂モールド後の第１図ＡＡ’断面図である。
ｆ’（デュアルインラインパッケージ）ＩＩＩＣＩＣパ
ッケージる。 − 従来ワイヤ方式による１チツプＬＳＩの実装法としては
第１図の平面ｌ１ｌＫ示す如くリードフレーム１のダイ
アタッチ部２上に半導体チップ３を、ｊｎ／ｌｓｉ績合
或祉半田付４によシマラント後、チップ０９子とリード
拳子関をワイヤボンディングする。しかる後、半導体チ
ップをマウントしたリードフレームを金製にセットし樹
脂を注入し半導体チップをモールドした第２図の如きプ
ラスチＶりＤＩＦを形成するものてｈｈｍ、 ’＆＞Ｊ
Ｉ２図は樹脂モールド後の第１図ＡＡ’断面図である。
とζろで従来半導体チップナイズは約３絽×６ｍｌ厚（
数百趨１度でＴｏシ、峰−ルド樹脂の大きさは約６龍ｘ
２０＋ｍＤ厚さ約３０１１度であシ、半導体チップとモ
ールド樹脂と４Ｄｔ＆ＯＫ／ｊｙり等が生ずるようなこ
と拡無かりた。
数百趨１度でＴｏシ、峰−ルド樹脂の大きさは約６龍ｘ
２０＋ｍＤ厚さ約３０１１度であシ、半導体チップとモ
ールド樹脂と４Ｄｔ＆ＯＫ／ｊｙり等が生ずるようなこ
と拡無かりた。
しかしメモリ容量の増加と共に、例えば今までの１６ｋ
から６４に或いは２５６に等と集積度の向上が行われて
いる。微細加工技術の進歩によりテップナイズは余シ大
きくはなってないも（００６４にダイナミックＲＡＭ０
半導体チップナイズ社約４１１ＩＩｘ７．０１１１１Ｉ
Ｏで、ＩＩＩＫダイナｔｙりＲＡＭのチップナイズに比
べ面積で拡約１．４倍ＳＲに大きくなりて−る。
から６４に或いは２５６に等と集積度の向上が行われて
いる。微細加工技術の進歩によりテップナイズは余シ大
きくはなってないも（００６４にダイナミックＲＡＭ０
半導体チップナイズ社約４１１ＩＩｘ７．０１１１１Ｉ
Ｏで、ＩＩＩＫダイナｔｙりＲＡＭのチップナイズに比
べ面積で拡約１．４倍ＳＲに大きくなりて−る。
しかし、モールド樹脂Ｏ大きさは従来と同じである。即
ち、ＩＣパッケージの大きさとしては従来の規格に従い
半導体チップナイズのみが大きくなりたものである・こ
の為に従来では生じなかったような、毫−ルド樹脂にク
ツツクが発生すると言う不＾會が生じた。
ち、ＩＣパッケージの大きさとしては従来の規格に従い
半導体チップナイズのみが大きくなりたものである・こ
の為に従来では生じなかったような、毫−ルド樹脂にク
ツツクが発生すると言う不＾會が生じた。
本発明は上述の点に鑑がみなされたも０で、リードフレ
ームのダイアタッチ部上にマウントした半導体チップを
樹脂モニルドし先生導体装置にお−て、腋ダイアタッチ
部に貫通孔を設けえととを特徴とする半導体装置を提供
するもｔＤｆある。
ームのダイアタッチ部上にマウントした半導体チップを
樹脂モニルドし先生導体装置にお−て、腋ダイアタッチ
部に貫通孔を設けえととを特徴とする半導体装置を提供
するもｔＤｆある。
即ち本発明はモールド１１ＭＭ１ｏ大きさを変えずに半
導体チップのサイズを大きくしたことによる樹脂とチッ
プ或いはリードフレーム間にかかる応力のｉス！ツチン
グをｌｉｋ和するべく、半導体チップをマウントするリ
ードフレームのダイアタッチ部に孔を設けるようにした
ものである。
導体チップのサイズを大きくしたことによる樹脂とチッ
プ或いはリードフレーム間にかかる応力のｉス！ツチン
グをｌｉｋ和するべく、半導体チップをマウントするリ
ードフレームのダイアタッチ部に孔を設けるようにした
ものである。
以下本ＩＡ明の実施例を図を参照して説明する。
第２図は本発明に用いるリードフレームの平面−テるル
・＄１１１１と違なるのはダイアタッチ部２０ナイズが
大きくなりたことと、ダイアタッチ部２に貫通孔６を設
けた事である。第４図は本発明のリードフレームｌのダ
イアタッチ部２に半導体テップ３をマウントし次いで半
導体素子の端子とリード端子間をリードワイヤ４でワイ
ヤボンディンダし、次いで樹脂５でそ一ルディングし九
ＩＣパッケージの第３図でＯＢＢ’線断面図を示す。
・＄１１１１と違なるのはダイアタッチ部２０ナイズが
大きくなりたことと、ダイアタッチ部２に貫通孔６を設
けた事である。第４図は本発明のリードフレームｌのダ
イアタッチ部２に半導体テップ３をマウントし次いで半
導体素子の端子とリード端子間をリードワイヤ４でワイ
ヤボンディンダし、次いで樹脂５でそ一ルディングし九
ＩＣパッケージの第３図でＯＢＢ’線断面図を示す。
本発明においてはダイアタッチ部２が貫通孔６を有する
丸めに７レ一五面積が減少し、樹脂モールド後もリード
フレーム、半導体チップ、樹脂とＯＩｌ彊係数の相違を
緩和することができ、り２ツクの発生を防ぐことができ
る。貫通孔Ｏ形状としては円私角形等及び孔の敗勢効果
が大となるように選択で龜る。
丸めに７レ一五面積が減少し、樹脂モールド後もリード
フレーム、半導体チップ、樹脂とＯＩｌ彊係数の相違を
緩和することができ、り２ツクの発生を防ぐことができ
る。貫通孔Ｏ形状としては円私角形等及び孔の敗勢効果
が大となるように選択で龜る。
を九貫通孔の位置として紘半導体チップをマウントする
周辺４部に設ける方が良好である。
周辺４部に設ける方が良好である。
本発明のり−ド７レームとして杜通常鉄−ニッケル合金
を用い、モールド樹脂トしてはエポキシ樹脂を用いるが
、本発明は鋼等の鉄−ニッケル合金よル大きな廖彊係数
の材料をリードフレームに用−る時に特に有効である。
を用い、モールド樹脂トしてはエポキシ樹脂を用いるが
、本発明は鋼等の鉄−ニッケル合金よル大きな廖彊係数
の材料をリードフレームに用−る時に特に有効である。
第１ｒｌＡｔｊ従来のり−ド７レームの平面図、第２図
もよ従来の半導体負ｔＯ断面図、第３鵬は本発明のり−
ド７レームの平面図、第４図は本宛Ｆ！Ａの半導体装置
ｏｗｒｒｗｔ図である。 １：リード７レーム、２：ダイアタッチ部、３：半導体
チップ、４：リードワイヤ、５：樹脂６：孔。 ３Ｆ、１ 図 茸 ２図 、？ ５
もよ従来の半導体負ｔＯ断面図、第３鵬は本発明のり−
ド７レームの平面図、第４図は本宛Ｆ！Ａの半導体装置
ｏｗｒｒｗｔ図である。 １：リード７レーム、２：ダイアタッチ部、３：半導体
チップ、４：リードワイヤ、５：樹脂６：孔。 ３Ｆ、１ 図 茸 ２図 、？ ５
Claims (1)
- リードフレームのダイアタッチ部上にマウントし先生導
体チップを樹ｍ毫−ルドし先生導体装置において、鋏ダ
イアタッチ部に貫通孔を設は九ことを４Ｉ像とすみゃ導
体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111886A JPS5814557A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111886A JPS5814557A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814557A true JPS5814557A (ja) | 1983-01-27 |
Family
ID=14572604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111886A Pending JPS5814557A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814557A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768078A (en) * | 1983-08-31 | 1988-08-30 | Kabushiki Kaisha Toshiba | Plastic-molded semiconductor device |
| JPS6418734U (ja) * | 1987-07-23 | 1989-01-30 | ||
| US4857989A (en) * | 1986-09-04 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH01299996A (ja) * | 1988-05-27 | 1989-12-04 | Sato Kogyo Co Ltd | トンネル構築方法 |
| US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| USRE37690E1 (en) | 1987-02-25 | 2002-05-07 | Hitachi, Ltd. | Lead frame and semiconductor device |
-
1981
- 1981-07-17 JP JP56111886A patent/JPS5814557A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768078A (en) * | 1983-08-31 | 1988-08-30 | Kabushiki Kaisha Toshiba | Plastic-molded semiconductor device |
| US5010390A (en) * | 1983-08-31 | 1991-04-23 | Kabushiki Kaisha Toshiba | Plastic-molded semiconductor device |
| US4857989A (en) * | 1986-09-04 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| USRE37690E1 (en) | 1987-02-25 | 2002-05-07 | Hitachi, Ltd. | Lead frame and semiconductor device |
| JPS6418734U (ja) * | 1987-07-23 | 1989-01-30 | ||
| US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| JPH01299996A (ja) * | 1988-05-27 | 1989-12-04 | Sato Kogyo Co Ltd | トンネル構築方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101131353B1 (ko) | 반도체 장치 | |
| US5834691A (en) | Lead frame, its use in the fabrication of resin-encapsulated semiconductor device | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| JP2001077232A (ja) | 半導体装置およびその製造方法 | |
| US6414379B1 (en) | Structure of disturbing plate having down set | |
| JP2746224B2 (ja) | 半導体装置およびその製造方法 | |
| KR100333386B1 (ko) | 칩 스캐일 패키지 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JP2002057244A (ja) | 半導体装置およびその製造方法 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPH0266965A (ja) | 半導体装置の製造方法 | |
| JPH07101729B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPH0296357A (ja) | 半導体装置 | |
| JPH03206651A (ja) | 半導体パッケージ装置 | |
| KR200141125Y1 (ko) | 리드프레임의 구조 | |
| JPH1168015A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| KR20020005935A (ko) | 멀티 칩 패키지와 그 제조 방법 | |
| JPH08107178A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS59191363A (ja) | 半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| KR20010060880A (ko) | 리드 프레임을 이용한 적층 칩 패키지 | |
| JPH0414861A (ja) | 半導体装置 | |
| JPS61148849A (ja) | 半導体装置 | |
| JPH07193179A (ja) | リードフレーム |