JPH0414861A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0414861A JPH0414861A JP2118426A JP11842690A JPH0414861A JP H0414861 A JPH0414861 A JP H0414861A JP 2118426 A JP2118426 A JP 2118426A JP 11842690 A JP11842690 A JP 11842690A JP H0414861 A JPH0414861 A JP H0414861A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- wire
- bonded
- thickness direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体装直に関し、特に多ビンの半導体装置
に関する。
に関する。
［従来の技術］
従来の技術としては、第３図に示すようなものがある。
図において１は半導体装置を示す。２は半導体チップで
あり、半導体装置の心臓部となるものである。５はワイ
ヤであり、金属細線からなっており、前記半導体チップ
の電極４と後述するリードとの導通をとる為のものであ
る。５はリードであり、前記ワイヤ６の一端が接合され
ているこのリード５は、前記ワイヤ５が接合されている
一端とは異なる他端が、後述する本体の側面から、本体
主表面に平行して導出した後、Ｌ字状に曲げられて（・
る。６はダイパッドであり、四方形状の板状物で、前記
半導体チップが、図示しない接着剤によって接合されて
いる。７は本体であり、前記半導体チップ２．ワイヤ３
等、半導体装置の主要部を覆う四方形状物である。
あり、半導体装置の心臓部となるものである。５はワイ
ヤであり、金属細線からなっており、前記半導体チップ
の電極４と後述するリードとの導通をとる為のものであ
る。５はリードであり、前記ワイヤ６の一端が接合され
ているこのリード５は、前記ワイヤ５が接合されている
一端とは異なる他端が、後述する本体の側面から、本体
主表面に平行して導出した後、Ｌ字状に曲げられて（・
る。６はダイパッドであり、四方形状の板状物で、前記
半導体チップが、図示しない接着剤によって接合されて
いる。７は本体であり、前記半導体チップ２．ワイヤ３
等、半導体装置の主要部を覆う四方形状物である。
［発明が解決しようとする課題］
本発明者は、上述した従来技術を用い、多ビン（例えば
、１ｏＯＰ工Ｎ以上のリードのもの）の半導体装置を製
造したところ、以下に示すような問題があることを見い
出した。
、１ｏＯＰ工Ｎ以上のリードのもの）の半導体装置を製
造したところ、以下に示すような問題があることを見い
出した。
すなわち、多ビンになるに従い、リードを多数配置する
必要がある為、本体の主表面のサイズが太き（なるとい
う問題である。
必要がある為、本体の主表面のサイズが太き（なるとい
う問題である。
本発明の目的は、多ビンの半導体装置であっても、主表
面のサイズの拡大を抑え、実装面積を小さ（できる半導
体装置を提供する事にある。
面のサイズの拡大を抑え、実装面積を小さ（できる半導
体装置を提供する事にある。
［課題を解決するための手段］
本発明の半導体装置は、半導体チップと半導体チップの
周囲に配されたリードと、半導体チップとリードとを配
線するワイヤを有し、これらを樹脂封止した半導体装置
において、リード側のワイヤ接合部がリードの板厚方向
の段面に接合されていることを特徴とする。
周囲に配されたリードと、半導体チップとリードとを配
線するワイヤを有し、これらを樹脂封止した半導体装置
において、リード側のワイヤ接合部がリードの板厚方向
の段面に接合されていることを特徴とする。
［実施例］
第２図は本発明の一実施例を示す概略正面図であり、第
１図は第２図における概略側面図である図において、８
は半導体装置を示す。９は下型であり、後述する上型と
で、本体部を形成する。
１図は第２図における概略側面図である図において、８
は半導体装置を示す。９は下型であり、後述する上型と
で、本体部を形成する。
１０は載置部であり、前記下型の中央部分に設げられ、
後述する半導体チップを載置する四部が形成されている
。１１．はり一ドであり、前記下型９の上面から下面に
かけて貫通し、下型９と一体的に形成されていて、その
本体内部の端は、リード板厚方向の段面が４出しており
、本体外側の端はリードがＬ字状に曲げられている。前
記下型９は、例えば、ガラエボ材料からなっており、そ
の中にリード１１を埋め込んだかたちになっている。
後述する半導体チップを載置する四部が形成されている
。１１．はり一ドであり、前記下型９の上面から下面に
かけて貫通し、下型９と一体的に形成されていて、その
本体内部の端は、リード板厚方向の段面が４出しており
、本体外側の端はリードがＬ字状に曲げられている。前
記下型９は、例えば、ガラエボ材料からなっており、そ
の中にリード１１を埋め込んだかたちになっている。
１２は半導体チップであり、前記載置部１０に図示しな
い接着剤を介して載置されている。１３は電極であり、
前記半導体チップ１２の上面に設けられている。１４は
ワイヤであり、金属細線からなり、前記半導体チップ１
２の電極１５と前記リード板厚方向の断面との導通をと
る為に、接合させている。１５は上型であり、樹脂によ
って成形され、前記半導体チップ１２等、半導体装置８
の主要部を覆い、前記下型９とで、本体１６を形成する
。
い接着剤を介して載置されている。１３は電極であり、
前記半導体チップ１２の上面に設けられている。１４は
ワイヤであり、金属細線からなり、前記半導体チップ１
２の電極１５と前記リード板厚方向の断面との導通をと
る為に、接合させている。１５は上型であり、樹脂によ
って成形され、前記半導体チップ１２等、半導体装置８
の主要部を覆い、前記下型９とで、本体１６を形成する
。
ガラエボ材料からなり、リード１１と一体化して成形さ
れた下型９を用い、先ず図示しないダイボンダーにより
、半導体チップ１２を、その載置ｍ １０に載置する。
れた下型９を用い、先ず図示しないダイボンダーにより
、半導体チップ１２を、その載置ｍ １０に載置する。
この際、半導体チップ１２は、図示しない接着剤により
固定される。次いで、図示しないワイヤーボングーによ
り、半導体チップ１２の電極１３と、リード板厚方向の
段面が、ワイヤ１４で接合される。その後、モールド装
置（図示せず）により、上型１５が形成され、組立完成
品となる。
固定される。次いで、図示しないワイヤーボングーによ
り、半導体チップ１２の電極１３と、リード板厚方向の
段面が、ワイヤ１４で接合される。その後、モールド装
置（図示せず）により、上型１５が形成され、組立完成
品となる。
このようにして得られた半導体装置８は、ワイヤ接合部
がリードの板厚方向の段面に接合されている為、リード
板厚方向と垂直な面に接合するもの（第３図）に比べ、
リードの本体主表面方向への突出面構を小さくでき、特
に多ビンの半導体装置の場合、実装面積を少なくできる
という効果が顕著となる。
がリードの板厚方向の段面に接合されている為、リード
板厚方向と垂直な面に接合するもの（第３図）に比べ、
リードの本体主表面方向への突出面構を小さくでき、特
に多ビンの半導体装置の場合、実装面積を少なくできる
という効果が顕著となる。
［発明の効果コ
以上述べたように、本発明によれば、リード側のワイヤ
接萩部がリードの板厚方向の断面に接合された事により
、多ビンの半導体装置であっても、主表面のサイズを抑
え、実装面積の小さな半導体装置が得られるという効果
を有する。
接萩部がリードの板厚方向の断面に接合された事により
、多ビンの半導体装置であっても、主表面のサイズを抑
え、実装面積の小さな半導体装置が得られるという効果
を有する。
第１図は、本発明の一実施例である半導体装置を示す概
略側面図。 第２図は、本発明の一実施例である半導体装置を示す概
略正面図。 第３図は、従来技術を説明する為の半導体装置を示す概
略側面図。 １．８・・・・・・・・・半導体装置 ２１１２・・・・・・半導体チップ ６．１４・・・・・・ワイヤ ４．１６・・・・・・電極 ５．１１・・・・・・リード ６・・・・・・−・・・・・・・グイパッド７．１６・
・・・・・本 体 ９−−−−−・・・・−・・・・下 型０・・・・・・
・・・載置部 ５−・−・−・上 型 以 上
略側面図。 第２図は、本発明の一実施例である半導体装置を示す概
略正面図。 第３図は、従来技術を説明する為の半導体装置を示す概
略側面図。 １．８・・・・・・・・・半導体装置 ２１１２・・・・・・半導体チップ ６．１４・・・・・・ワイヤ ４．１６・・・・・・電極 ５．１１・・・・・・リード ６・・・・・・−・・・・・・・グイパッド７．１６・
・・・・・本 体 ９−−−−−・・・・−・・・・下 型０・・・・・・
・・・載置部 ５−・−・−・上 型 以 上
Claims (1)
- 半導体チップと半導体チップの周囲に配されたリード
と、半導体チップとリードとを配線するワイヤとを有し
、これらを樹脂封止した半導体装置において、リード側
のワイヤ接合部がリードの板厚方向の断面に接合されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118426A JPH0414861A (ja) | 1990-05-08 | 1990-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118426A JPH0414861A (ja) | 1990-05-08 | 1990-05-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414861A true JPH0414861A (ja) | 1992-01-20 |
Family
ID=14736355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118426A Pending JPH0414861A (ja) | 1990-05-08 | 1990-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414861A (ja) |
-
1990
- 1990-05-08 JP JP2118426A patent/JPH0414861A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JPH0414861A (ja) | 半導体装置 | |
| KR20010008926A (ko) | 다층 반도체 칩 패키지 제작 방법 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH0228966A (ja) | 半導体装置 | |
| JPS61237458A (ja) | 樹脂封止型半導体装置 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH06132475A (ja) | 半導体パッケージ | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH07193179A (ja) | リードフレーム | |
| JPS61148849A (ja) | 半導体装置 |