JPS581466B2 - セイギヨキオクシステム - Google Patents

Description

【発明の詳細な説明】 本発明は中央処理ユニット（ＣＰＵ）における基本的オ
ペレーションを制御するための制御記憶ワード選択シス
テムに係り、更に詳細に説明すれば制御記憶中で諸制御
ワードを位置づけるための融通性のあるブランチ制御装
置に係る。

ここ数年の間に製造された多くの計算機は、各システム
命令の実行中にＣＰＵによって遂行される基本的オペレ
ーションを制御するために制御記憶型制御ユニットを使
用している。

制御記憶型制御ユニットの下では、システム命令はマイ
クロ命令のシーケンス（複数の制御ワード）から成るマ
イクロプログラムによって実行され、そしてこれらのマ
イクロ命令は複数の基本的オペレーションのうち或るも
のは同時に、他のものは逐次的に制御する。

このようなシステムでは、現システム命令のオペレーシ
ョン（ＯＰ）コードは該システム命令を遂行するために
必要なマイクロプログラムの最初のマイクロ命令のアド
レスを形成するためにデコードされる。

たとえば、８ビットのＯＰコードは２５６ウエイのブラ
ンチを遂行する能力を与えるので、２５６種類のマイク
ロプログラムの開始点を指示することができる。

（マイクロ命令は“制御ワード”（ＣＷ）と呼ばれるこ
ともあり、このＣＷは制御記憶中の制御ワード位置にあ
るコーディングである。

）多くの計算機システムに設けられた制御記憶は、”ブ
ランチ・グループ”と呼ばれる一群の制御ワード位置が
制御記憶の単一アドレツシング・サイクルでアクセスさ
れるように編成されている。

機械の現条件状態信号は、ＣＰＵで実行さるべき次の制
御ワードを得るために、アドレスされたブランチ・グル
ープにおける１つの制御ワード位置の選択を決定する。

基本の制御記憶ハードウエアはＣＷ選択信号で制御記憶
をアクセスするために設けられるが、このハードウエア
はマイクロ命令から直接引出されるＣＷエミット信号と
マイクロ命令に対し外部の機械状態信号に応答する。

機械状態信号は利用可能なマイクロコード・ブランチの
数を決定し、一般にブランチ・グループにおける位置の
数よりは少ないＣＷ選択数を与える。

かくて、２ＣＷ間の選択は２ウエイ・ブランチである、
等々である。

ブランチ・グループ・アドレツシングによる主たる利点
は次の制御ワードをアクセスするための時間が最小にな
るという点にあり、このことは機械状態信号の発生とＣ
Ｗ選択オペレーションとを制御記憶中に置かれた制御ワ
ードの次のブランチ・グループのアクセスと重複させる
ことによって達成される。

（アクセスされたブランチ・グループにおける利用可能
なブランチ選択から単一制御ワードの機械状態信号を選
択することは”制御記憶ブランチ・オペレーション”と
呼ばれる。

各制御ワードは“次のアドレス”を保持し、このアドレ
スは選択さるべき次の制御ワードを保持するブランチ・
グループのアドレスを与える）。

一層詳細に説明すれば、現制御ワード中の次のアドレス
は次のブランチ・グループをアクセスするために制御記
憶アドレス・デコーダへ供給され、一方、機械状態信号
回路の出力は次に遂行さるべきマイクロ命令を保持する
ＣＷ位置を選択するためにブランチ・アドレス・デコー
ダへ供給される。

必要とされる機械状態信号は、現マイクロ命令が実行を
開始するまで、該マイクロ命令に対し利用できないこと
がある。

従って、ＣＰＵクロツク・パルスはＣＷクロツク・パル
スの終了間際に次のＣＷにおいて選択を行うであろう。

先行技術のシステムでは、もし所与のマイクロ命令が種
々のマイクロルーチンで度々使用されるならば、それと
同じマイクロ命令を制御記憶中の複数の制御ワード・ロ
ケーションに別々に記憶するようにしている。

これは機械状態選択基準が異なるためであるが、このこ
とはまた制御記憶のサイズを増大させる一つの原因とな
る。

ＣＰＵ制御の技術に見られる１つの問題は、ハードウエ
ア制御が比較的初期の段階で設計されるにも拘わらず、
システム命令を実行するようにＣＰＵハードウエアを動
作させるマイクロプログラムがそれよりも後に、しかも
別の技術者によって設計されるという点にある。

ハードウエアを制御するマイクロプログラムは、複数の
目標制御ワード間の選択を与えるためにブランチ・オペ
レーションを含まねばならない。

このようなブランチ・オペレーションは可能なすべての
ブランチ、たとえば２ウエイ・ブランチ、３ウエイ・ブ
ランチ、４ウエイ・ブランチ等を取扱わねばならない。

かくて、単一の制御ワードを実行するために使用される
単一機械サイクル中に、Ｎワード・ブランチ・グループ
においてＮウエイまでのマイクロプログラム・ブランチ
がなされうるであろう。

Ｎウエイより多いブランチは複数の制御ワードを必要と
する。

４ウエイより多いブランチは比較的稀れであることがわ
かった。

それゆえ、４ワードを有するブランチ・グループは単一
機械サイクル中に殆んどすべてのマイクロプログラム・
ブランチを有効に支持することができる。

前述したように、所与のブランチ・グループにおける制
御ワードの最終的選択は、現時点で存在している機械状
態信号及び現制御ワード中のエミット・フィールドに応
答して、現制御ワード・サイクルの実行終了間際に行わ
れる。

たとえば、マイクロプログラムにおける２ウエイ・ブラ
ンチは、４ワード・ブランチ・グループ中の第１及び第
４制御ワード間の選択、第１及び第３制御ワード間、第
２及び第４制御ワード間、又は第２及び第３制御ワード
間の選択を必要としうる。

同様に、マイクロプログラムにおける３ウエイ・ブラン
チは、４ワード・ブランチ・グループにおける３ウエイ
のすべての組合わせを可能にするために、任意の３制御
ワード間の選択（たとえば、第１、第３及び第４制御ワ
ード間又は第１、第２及び第４制御ワード間の選択）を
必要としうる。

同様に、４ワード・ブランチ・グループにおける４制御
ワード間で４ウエイの選択が利用可能でなければならな
い。

さらに、或る状況では諸制御ワードのうち予定された唯
一つの制御ワードが選択されうる。

１ かくて、任意のブランチ・グループにおける任意の
ワード組合わせが或るマイクロプログラム・ブランチに
よって必要とされうる。

従って、制御記憶に対するハードウエア制御を設計する
場合、任意のマイクロプログラムがブランチ・グループ
における諸ワードの任意のサブセット間で任意のブラン
チ選択を行うことができるように、完全なワード選択の
融通性を与えることが望ましい。

かくて、ブランチ・グループに４制御ワードがある場合
には、選択プロセス中にすべてのプール関係を考慮すれ
ば、４制御ワード位置の間で２５６通りの組合わせ的ブ
ランチ選択を与えることが可能である。

これらのすべてのプール関係を支持するような多数の特
殊ハードウエア論理回路（たとえば２５５個の回路）を
選択ハードウエア中に設けることができる。

もし完全な選択の融通性が利用できなければ、或る制御
ワードが重複することはありそうなことである。

この結果は一層サイズの大きな制御ワードが必要となる
ことを意味し、従ってコストが上昇しアクセス時間が低
下することは避けられない。

かくて、たとえば一定の性能／価格比を満足するように
設計仕様書中で設定された制限事項等によって制御記憶
のスペースが限定されるならば、無駄にされた各制御ワ
ードのスペースは極めて重要な意味をもつことになろう
。

たとえば、或る先行技術のシステムを設計する際、その
仕様書は、各各が９０ビットの長さを有し且つ独立に変
化する２つの機械状態制御信号に従って各々が選択され
る２８１６個のマイクロ命令を要求したけれども、実際
には、計画された制御記憶マトリクス・スペースの殆ん
どすべては直接に必要な命令とそれらのサポートを実施
するために使用されてしまい、残りのスペースは当初予
備のために指定された要件を満たすには不充分であるこ
とがわかった。

換言すれば、１００以上の制御ワードが冗長であった。

マイクロプログラム制御記憶を実現する方法に関連する
一般的検討は、Ｓ．Ｇ． Ｔｕｃｋｅｒ；“Ｍｉｃｒｏ
−ｐｒｏｇｒａｍ Ｃｏｎｔｒｏｌ ｆｏｒ Ｓｙｓｔ
ｍ／ ３ ６ ０”、Ｉ ＢＭ Ｓｙｓｔｅｍｓ Ｊ
ｏｕｒｎａｌ， Ｖｏｌ ．６、Ｎｏ．４、１９６７、
ｐｐ．２ ２ ２−２ ４ １、という文献に見出され
る。

この文献に示された制御記憶のアドレツシング方法、マ
イクロ命令の様式、制御ワードの解読及びブランチ選択
方法は必要に応じて本明細書中でも参照される。

一般的な先行技術は米国特許第３３９１３９４号及び第
３８００２９３号に開示されている。

一層接近した先行技術は米国特許第３３２５７８５号に
見出される。

前記米国特許第３８００２９３号及び第 ３３９１３９４号は、それらがマイクロプログラム制御
領域の一般的背景を与えるという理由で引用されたもの
である。

前記米国特許第３３２５７８５号は本発明と同じ問題を
取扱かつているが、その解決方法は本発明とは異なって
いる。

前記特許第３３２５７８５号は特殊なハードウエア変換
回路（ブランチ・ビット変換回路）を提供し、この回路
は機械状態信号発生器とワード選択デコーダの間に設け
られる。

本発明はこのようなハードウエア変換回路を使用せずに
、制御記憶データ・レジスタ中の特殊フィールドによっ
てロード可能なビット・パターン・レジスタの手段によ
って一般的解決を与えようというものであり、一層詳細
には、独特のワード選択デコード回路を設け、巳一ドさ
れたビット・パターンを使用してＣＷ選択信号を発生す
ることによりＣＷ選択信号の発生過程における機械状態
信号の変換を制御しようというものである。

本発明のビット・パターン・レジスタ技法は、ＣＷ選択
の融通性を経済的に得るための優れた解決方法を与える
。

発明の要約 本発明は制御ワード選択の融通性を解決する新規なアプ
ローチを与えるものであり、このアプローチは特別の変
換ハードウエアを利用するという先行技術に比較して一
層経済的であるばかりか、技術的な点でも一層魅力的で
ある。

本発明によって提供された制御記憶アクセツシング・ハ
ードウエアの総合的な選択融通性を利用すれば、マイク
ロ・コードの設計者は、彼のマイクロプログラム・ブラ
ンチによって要求された諸制御ワードを保持するような
制御記憶中の任意のブランチ・グループを見出したとき
、諸制御ワードの任意の重複を回避することができ、そ
してこのことはそのブランチ・グループにおける該要求
された諸制御ワードの位置には依存しない。

従って、本発明の目的は、既知の制御記憶選択制御装置
で利用可能であった制御記憶制御ワードのブランチ選択
における融通性を一層増加させることができるような実
際的な制御記憶選択制御装置を提供することにある。

本発明の他の目的は、任意のマイクロプログラムが制御
記憶中のブランチ・グループにおける諸制御ワードの任
意のブランチ組合わせを選択できるような総合的な融通
性を有する制御記憶選択制御装置を提供することにある
。

本発明の他の目的は、機械状態信号のいかなる組合わせ
によっても制限されることなく、次のブランチ・グルー
プにおける次の制御ワードを選択するように単一制御ワ
ード・サイクルで条件づけられうる制御記憶アドレツシ
ング制御装置を提供することにある。

本発明の他の目的は、ブランチ・グループにおける制御
ワードの重複を必要とすることなく、システム中の異な
った及び無関係のマイクロプログラム又はマイクロルー
チンによって任意の制御ワードが任意の時間に使用でき
るようにするための制御記憶制御ハードウエアを提供す
ることにある。

かくて、呼出マイクロコード・シーケンスは他のマイク
ロプログラムのために書かれたマイクロコードを共有す
るという点で総合的な融通性を与えられる。

この結果、システムによって必要とされる制御ワードの
数が著しく節約できるようになる。

また、本発明によれば、同じマイクロコードは種種の呼
出マイクロコード・シーケンスによって種種の態様で使
用できる。

たとえば、呼出されたマイクロルーチンは２４ビットの
固定小図点加算オペレーションを遂行する際第２４ビッ
ト位置でオーバーフローを通知しうるが、これと同じマ
イクロルーチンは３２ビットの固定小数点加算オペレー
ションを遂行する際第３２ビット位置でオーバーフロー
を通知しうる。

本発明の他の目的は、ブランチ・アドレス変換レジスタ
（ＢＡＸＲ）を有し、このレジスタに先行制御ワードか
らビット・パターンをロードすることによって、制御記
憶中のアドレスされた単一グループにおける諸制御ワー
ドの任意の組合わせを選択するように機械状態信号にお
ける任意のプール・ブランチ関係を支持することができ
る処の制御記憶制御装置を提供することにある。

本発明の他の目的は、一定の変換機能を有するように設
計されたハードウエア回路を必要とすることなく、制御
記憶中のブランチ・グループにおける制御ワードの選択
に融通性を与えることにある。

本発明の他の目的は、制御記憶中の任意の制御ワード・
グループにおけるワード選択に総合的な融通性を与える
ことにある。

前記目的に従って、本発明は、現時点又は先行制御ワー
ド・フィールドによってロードされるブランチ・アドレ
ス変換レジスタ（ＢＡＸＲ）とワード選択回路との組合
かせを提供し、それによってＢＡＸＲの出力と機械状態
信号を組合わせて現在アクセスされているブランチ・グ
ループにおけるワード選択信号を発生する。

さらに、スイッチング回路も設けられるが、この回路は
、任意の現制御ワードがＢＡＸＲ出力をスイッチ・オフ
して次の制御ワードを選択する際変換を行わないで動作
させるようにするためのものである。

このようにして、本発明はマイクロコード・ブランチ選
択にアドレツシングの融通性を与える。

総合的な融通性を支持するためのＢＡＸＲレジスタのサ
イズはＮ２Ｎビット位置であり、ここでＮは次のＣＷを
選択するブランチ選択オペレーションのために与えられ
る機械状態の数である。

従って、４ウエイ・ブランチを可能にする２つの機械状
態信号は、総合的融通性を得るために、すなわちこのよ
うなブランチの２５６種類のプール変換組合わせを支持
するために、８ビット位置を有するＢ ＡＸＲレジスタ
を必要とする。

同様に、８ウエイ・ブランチを可能にする３つの機械状
態信号は、総合的なブランチの融通性を支持するために
、２４ビット位置のＢＡＸＲレジスタを必要とする。

発明の詳細な説明 第１Ａ図は本発明の１実施態様を図示し、ここでブラン
チ・アドレス変換レジスタ（ＢＡＸＲ）１１は制御記憶
データ・レジスタ（ＣＳＤＲ）１ ２からＢ ＡＸＲス
イッチング回路１４を通してワード選択デコーダ１３へ
至る通路中に置かれる。

デコーダ回路１３は出力線ＸＯ−Ｘ３を有しており、こ
れらの線は制御ワード・ゲート回路１５の入力へ接続さ
れて制御記憶２１で現在アクセスされている４つの制御
ワードＷＯ−Ｗ３を有するブランチ・グループ中で次の
制御ワードを選択するために使用される。

また、デコーダ１３は選択された機械状態信号Ａ及びＢ
を受取るが、これらの信号は先行技術で通常使用される
型のマイクロコード機械状態論理回路１６及び１７から
与えられる。

信号Ａ及びＢは、機械条件信号ａ−ｓの組合わせから発
生され、該条件信号は通常の計算機で行われているよう
に諸機械条件信号を別個の機械状態信号Ａ及びＢへ変換
するために論理回路によってデコードされる。

２つの機械状態信号Ａ及びＢを使用する通常の計算機は
、該信号の可能な４つの組合わせ（ＡＢ，ＡＢＡＢ及び
ＡＢ）に起因して、制御記憶２１中のアドレスされたブ
ランチ・グループに保持された４つの制御ワード位置の
間で次の制御ワードを選択するために４ウエイ・ブラン
チを遂行することができる。

併しながら、現制御ワード（ＣＷ）が特定のものである
場合には、マイクロプログラムにおけるブランチ選択に
従って、次のＣＷを決定するために必要なブランチはそ
のブランチ・グルーフにある４ワードより少ないサブセ
ットへ限定されることがある。

たとえば、現制御ワードが機械状態ＡＢ又はＡＢのいず
れかによって決定される可能な２つのブランチ選択しか
許さないことがありうる。

この場合、そのブランチ・グループにおける４ワードの
うち２ワードのみが次の制御ワードを選択するために必
要となるにすぎない。

ＢＡＸＲスイッチング回路１４は、ＢＡＸＲ１１の内容
をデコーダ回路１３のワード選択オペレーションへ選択
的にスイッチするために、ＢＡＸＲ１１とデコーダ１３
の間に設けられる。

ＢＡＸＲ１１が制御ワード選択オペレーションヘスイツ
チされるのは、ＣＳＤＲ１２のＢＡＸＲ使用フィールド
１２Ａ中に１ビット状態が存在する場合である。

ＢＡＸＲ１１の内容が制御ワード選択オペレーションヘ
スイツチされる場合、デコーダ１３の出力は機械状態線
Ａ，Ｂ上の信号及びＢＡＸＲ１１中のビット・パターン
によって選択される。

フィールド１２Ａに０ビットがあれば，ＢＡＸＲ１１は
制御記憶オペレーションからスイッチ・オフされ、この
場合、デコーダ１３の出力はＢＡＸＲ１１中のビット・
パターンを考慮することなく機械状態線Ａ，Ｂによって
のみ選択される。

制御記憶（ＣＳ）２１は通常の型式を有する高速フリツ
プ・フロツプをアレイ状に配列して構成される。

ＣＳ２１はＣＳアドレス・デコーダ２２に応答して４ワ
ードＷ０−Ｗ３を同時にアクセスし、該デコーダはＣＳ
ＤＲ１２中のフィールド１２Ｆから次のブランチ・グル
ープ・アドレス（ＮＡ）を受取る。

従って、４ワードＷ０ −Ｗ ３は制御記憶２１中のデ
コードされたアドレスで同時に付勢され、そしてそれら
はＣＷ選択回路１５の各ワード・ゲートへそれぞれ供給
される。

また、ワード・ゲート回路１５はデコーダ１３から選択
出力線Ｘ０−Ｘ３を受取る。

線ＸＯ−Ｘ３のうち唯一の線がデコーダ１３によって付
勢されるので、ＣＳＤＲ１２から供給される次のブラン
チ・グループ・アドレスに応答して回路１５中の唯一つ
の選択ゲートが作動される。

かくて、ワードＷ０−Ｗ３のうち選択された１つのワー
ド（これはブランチ・オペレーションの結果である）が
バス２６へ転送され、そこから該選択された制御ワード
がＣＳＤＲ１２へ位置づけられる。

ＣＳＤＲ１２はＣＷサイクルの終了間際にクロツク・パ
ルスによってロードされる。

第１Ｂ図は第１Ａ図において概略的に図示されたシステ
ムを一層詳細に図示する。

かくて、第１Ｂ図において、次の制御ワードはＣＳＤＲ
１ ２のインゲートへ加えられるクロツク・パルス２
（Ｃ．Ｐ．２）と同時にＣＳＤＲ１ ２ヘクロードされ
る。

この新しくロードされた制御ワードは現制御ワードとな
って新しいＣＷサイクルを開始する。

今やそのフィールド１２Ｆは、次の制御ワードが選択さ
るべき制御記憶２１中のブランチ・グループをアクセス
するために、ＣＳアドレス・デコーダ２２へ転送される
。

このようにして、選択された各制御ワードはＣＳＤＲ１
２ヘロードされ、循環的に現制御ワードとなって次のブ
ランチ・グループのアクセスを開始するために次のアド
レスを供給する。

ＣＳＤＲ１２は、その新規なフィールド１２Ａ−１２０
を除けば、普通のものである。

ＢＡＸＲビット・パターン・フィールド１２Ｃは特別の
フィールドであって、ＢＡＸＲ １ １ヘセットさるベ
キ変換ビット・パターンを保持する。

ＢＡＸＲ口−ド・フィールド１２Ｂはフィールド１２Ｃ
がＢＡＸＲ１１ヘロードされるか否かを制御する。

前記したように，ＢＡＸＲ使用フィールド１２Ａは単一
ビットでもよく、その相補助出力はＢＡＸＲ１１の現内
容が次の制御ワードを選択するために現制御ワードによ
って使用さるべきか否かを制御する。

第１Ｂ図のフィールド１２Ａのために図示された相補助
的出力は、ＢＡＸＲ１１の内容が次の制御ワードを選択
するために使用できるようにする。

すなわち、変換がスイッチ・インされるということであ
る。

併しながら、もしフィールド１２Ａ中のＣＳＤＲビット
が反転されるならば、フィールド１２Ａの相補的出力は
反転され、かくてＢＡＸＲ１１中のパターンは使用され
ないようにスイッチ・アウトされる。

つまり、ＢＡＸＲ１１の内容がどのようなものであろう
とも、ＢＡＸＲ１１に保持されたビット・パターンは次
の制御ワードの選択に影響しないから、変換は生じない
ということである。

このスイッチ・アウト・オペレーションは、事実上、ス
イッチング回路１４をしてビット・パターン０１１０１
１００をデコーダ入力Ｔ８−Ｔ１へそれぞれ強制させる
。

但し、０及び１は、スイッチング回路１４を構成する各
ＡＮＤ及びＯＲ回路の真数出力における直流ダウン・レ
ベル及び直流アップ・レベルをそれぞれ示す。

ＢＡＸＲロード・フィールド１２Ｂもまた単一ビットで
よく、これはクロツク・パルス１（Ｃ．Ｐ．１）の時点
に特殊フィールド１２Ｃに見出されるビット・パターン
のＢＡＸＲ１１へのインゲートを制御する。

ＢＡＸＲロード・フィールド１２Ｂがその脱勢状態へセ
ットされる場合、特殊フィールド１２Ｃ中のビットはＢ
ＡＸＲ１１ヘロードされず、そしてそれらのビットは通
常の様式で他のＣＷ用途のために利用できる。

かくて、ＢＡＸＲロード・フィールド１２ＢがＢＡＸＲ
インゲーテイングを脱勢し且つＢＡＸＲ使用フィールド
１２Ａが第１Ｂ図に図示されるように付勢される場合、
前にロードされたＢＡＸＲ１１の内容は妨害されず、そ
して次の制御ワードを選択するために現ＣＷによって使
用される。

一般にＢＡＸＲ１１のローデイングは現制御ワードより
も先行制御ワードによってなされることが望ましいが、
それは現制御ワードの実行中におけるタイミング事項に
起因するものである。

ＣＳＤＲ１２中のＸフィールド１２Ｄ及びＹフィールド
１２Ｅは通常の機械状態マスク・フィールドであり、現
在の制御ワード選択オペレーション（すなわち現在のブ
ランチ決定）においてどの機械条件が使用されるかとい
うことを決定する。

たとえば、Ｘフィールドは５ビットを有してもよく、こ
れらのビットは３２個の機械条件ａ−ｊのマスキングを
制御してそれらの論理回路１６への入力を通常の態様で
制御するようにコード化されうる。

すなわち、マスク・インされた諸機械条件は線Ｂ及びｎ
上に相補助信号を発生する際に論理回路１６によって使
用される。

同様に、フィールドＹもまたたとえば３２種類の機械条
件ｇ−ｓ（これらの或るものは機械条件のセットａ−ｊ
に含まれてもよい）を制御するためにコード化された５
ビット位置を有し、論理回路１６と同様の論理回路１７
への入力を普通の態様で匍脚することにより出力線Ａ及
びＡ上の相補助的信号を制御する。

第２図はワード選択デコーダ回路１３の詳細な回路構成
を示す。

デコーダ回路１３は４セットのＡＮＤ回路４ １ Ａ−
Ｄ ， ４ ３Ａ−Ｄ ， ４ ５Ａ−Ｄ及び４７Ａ−
Ｄから成る。

各セットはその出力をそれぞれのＯＲ回路４２，４４，
４６及び４８へ接続されており、該ＯＲ回路は関連する
出力線ＸＯ−Ｘ３へそれぞれの出力を供給する。

第２図に図示された回路のオペレーションは次のプール
論理式を満足する。

ＸＯ＝ＡＢ ＴＩＴ２＋ＡＢ Ｔ３Ｔ４＋ＡＢＴ５Ｔ６
＋ＡＢ Ｔ７Ｔ８ Ｘ１＝″ＡＢＴＩＴ２＋ＡＢ藩Ｔ４＋Ａ百何Ｔ６＋ＡＢ
Ｔ７Ｔ８ Ｘ２＝ＡＢ ＴＩＴ２＋ＡＢＴ３Ｔ４＋ＡＢＴ５Ｔ６＋
ＡＢ Ｔ７Ｔ８ Ｘ３＝ＡＢＴＩＴ２＋ＡＢＴ３Ｔ４＋ＡＢ Ｔ５Ｔ６＋
ＡＢＴ７Ｔ８ ＡＮＤ回路のセット４ １ Ａ−Ｄは式ＸＯを満足する
。

式Ｘ１，Ｘ２及びＸ３はＡＮＤ回路の各セット４３Ａ−
Ｄ，４５Ａ−Ｄ及び４７Ａ−Ｄによってそれぞれ満足さ
れる。

実施態様のオペレーション 第３図は第１Ｂ図の実施態様によって遂行される制御ワ
ード選択においてＢＡＸＲ１１がどのように動作するか
ということを補足的に説明するためのものである。

ＢＡＸＲ１１中の諸ビット位置は複数のサブセットへ分
割され、各サブセットは独立した機械状態信号と等しい
数のビット位置から成る。

ＢＡＸＲ１１中のサブセット（すなわちＴＩＴ２ ，Ｔ
３Ｔ４，Ｔ５Ｔ６、及びＴ７Ｔ８等の対）の数は機械状
態信号Ａ及びＢの組合わせの図（すなわち、４つの組合
わせＡＢ ， ＡＢ ， ＡＢ及びＡＢ）に対応し、そ
して各サブセットは異なった組合わせを表わす。

ＢＡＸＲ１１中にある諸ビット位置の各サブセットは、
その特定の機械状態信号の組合わせによって４出力Ｘ０
−Ｘ３のうち任意の１つを選択するようにセットされう
る。

第３図において、スイッチ５１−５４の各々はＢＡＸＲ
１１中の諸ビット位置の各サブセット、たとえばＴＩＴ
２ ，Ｔ３Ｔ４ ，Ｔ５Ｔ６及びＴ７Ｔ８にそれぞれ対
応する。

スイッチ５１−５４は諸サブセットの独立したセッティ
ングを表わすように互いに独立的にセットされる。

各スイッチは４つのセッティングを有し、そしてこれら
は４つの選択可能な出力Ｘ０−Ｘ３に対応する。

４つの入力組合わせ（すなわち、ＡＢ，ＡＢ，ＡＢ及び
ＡＢ）のうち任意の１つを出力ＸＯ−Ｘ３のうち任意の
１つヘスイッチすることは、以下“Ａ及びＢ機械状態信
号の変換”と呼ばれる。

各スイッチの４セッティングはＢＡＸＲ １１中にある
諸ビット位置の１サブセットに対する可能なすべての出
力選択を表わす。

たとえば、スイッチ５１によるＴ１Ｔ２を、スイッチ５
２によるＴ３Ｔ４を、スイッチ５３によるＴ５Ｔ６を、
そしてスイッチ５４によるＴ７Ｔ８を表わす。

一層詳細には、スイッチ５１のセッティングは，Ａ及び
Ｂ信号が００であるとき４出力ＸＯ−Ｘ３のうち１つを
選択するＴＩＴ２の組合わせを表わす。

スイッチ５２は、Ａ及びＢが０１であるとき４出力Ｘ０
−Ｘ３のうち１つを選択するＴ３Ｔ４の組合わせを表わ
し、スイッチ５３はＡ及びＢが１０であるとき４出力Ｘ
０−Ｘ３のうち１つを選択するＴ５Ｔ６の組合わせを表
わし、スイッチ５４はＡ及びＢが１１であるとき４出力
Ｘ０−Ｘ３のうち１つを選択するＴ７Ｔ８の組合わせを
表わす。

このようにして、４スイッチはＢＡＸＲ１１中の８ビッ
ト位置における可能なすべてのセッティングを表わし、
よって２５６種類の組合わせのうち任意の１つを得るこ
とを可能にする。

かくて、第３図に図示された４スイッチ５１−５４のセ
ッティングはＢＡＸＲ １ １に保持されるビット・パ
ターンを表わす。

（このビット・パターンは現制御ワード又は先行制御ワ
ードの間にＣＳＤＲ１２の特殊フィールド１２ＣからＢ
ＡＸＲ１１へ前以てロードされたものである。

）第３図に図示された特定のスイッチ・セッティングは
ＢＡＸＲビット位置ＴＩＴ２ ，Ｔ３Ｔ４ ，Ｔ５Ｔ６
，Ｔ７”Ｔ８におけるビット・パターン１０，１１，０
０及び０１をそれぞれ表わし、この例はＡＢ（すなわち
００）をＸ２へ変換し、ＡＢ（０１）をＸ３へ変換し、
ＡＢ（１０）をＸＯへ変換し、ＡＢ（１１）をＸ１へ変
換するものである。

従って、４スイッチの特定のセッティングの後、選択オ
ペレーションはＡＮＤ回路５６−５９の１つを作動させ
るために現在の機械状態信号Ａ及びＢによって決定され
、そして該ＡＮＤ回路はスイッチ５ １ −５ ４の現
セッティングを通してワード選択信号Ｘ０，Ｘ１ ，Ｘ
２又はＸ３を制御する。

第３図には第１Ｂ図に図示された実施態様の変形も示さ
れている。

この変形はＢＡＸＲ１ １からＴＩＴ２ビット位置のサ
ブセットを取除くことによってＢＡＸＲ１１に６ビット
位置を与えるものである。

このＴ１Ｔ２を取除くことは第３図の置換スイッチ５１
によって表わされており、該スイッチは線５８によって
ＡＮＤ回路５６から出力線Ｘ０へ永久結線されている。

それゆえ、残りのビット位置サブセットＴ３Ｔ４，Ｔ５
Ｔ６及びＴ７Ｔ８のみがＢＡＸＲ１１のビット・パター
ン・ローデイングによって融通的に制御されうる。

かくて、利用可能な変換融通性を犠性にすることによっ
てＢＡＸＲ １ １のサイズを減少させることができる
。

たとえば、ＢＡＸＲ１ １の２ビット位置を排除するこ
と（たとえば、サブセットＴ１Ｔ２を取除くことによっ
てＢＡＸＲ１１を６ビット位置のレジスタへ縮小させる
こと）は利用可能な変換の組合わせを１２８まで減少さ
せる。

併しながら、このことはＣＳＤＲ１２中のＢＡＸＲロー
ド用フィールドを短縮させるという望ましい結果を有す
る。

というのは、ＢＡＸＲ１ １ヘロードするために必要な
制御ワード中のビット位置の数は、８ビットのＢＡＸＲ
１１ヘロードするに必要な８ビットではなくて、特殊フ
ィールド１２Ｃ中の６ビットであるからである。

或る計算機では、先に設計された制御ワードのサイズは
このトレード・オフを必要とするが、つまり減少される
ＢＡＸＲビット位置の数と或る種の変換融通性の間に妥
協を図ることを必要とするが、これはその計算機で必要
とされる変換要件のすべて又はその殆んどを満足させる
に充分な融通性が残る限りにおいてなされるものである
。

もしマイクロコードの設計者が各ブランチ・グループに
おける融通性のないＣＷ位置の使用を個別的に計画し、
そしてその融通性が残りのＣＷ位置の間の選択において
有利に使用されることを可能にすれば、彼は必ずしもＢ
ＡＸＲ１１における２ビットの減少によって著しく制限
されることにはならないであろう。

従って、ＣＳＤＲ１２へロード可能な制御ワードにおけ
る諸ビット位置の１以上のサブセットを取除くことによ
って変換融通性は可制御的に減少されうるのであり、し
かしてＢＡＸＲ１１は一層小さくすることができる。

本発明は制御記憶中の諸ワード・ロケーションを一層効
率的に使用するために種々の方法で使用することができ
、このことは任意のブランチ・グループにおける諸ワー
ド位置が同じマイクロコード・ルーチン又は異なったマ
イクロコード・ルーチンのいずれによって使用されるか
ということに関係しない。

以下本発明によって改良された制御記憶の効率を示すた
めに幾つかの例が与えられるが、その理由は、これまで
の説明によっては制御．ワード配置の融通性が明らかに
されなかったという点にある。

２ウエイ・ブランチに関する以下の簡単な例は、制御記
憶に置かれた諸制御ワードの重複を回避するために、マ
イクロコーダによって本発明がどのように使用されうる
かということを示す。

１つの例では、特定の制御ワードを実行することは信号
Ａ及びＢに対する排他的ＯＲ条件、すなわち（ＡＢ＋Ａ
Ｂ）の結果か又は（ＡＢ＋ＡＢ）の結果に帰着する。

最初の結果は制御ワードＣＷＯを選択するために使用さ
れ、第２の結果は制御ワードＣＷ１を選択するために使
用される。

第４Ａ図はこの排他的ＯＲオペレーションを遂行するた
めに使用される従来の制御記憶によるオペレーションの
様式を示し、ここでは制御グループにおける土制御ワー
ド位置の全部が使用されねばならない。

すなわち、ＣＷＧは位置１及び２へ置かれ，ＣＷＩは位
置０及び３へ置かれるということである。

それゆえ、各制御ワードはブランチ・グループで重複化
されている。

かくて、最初の排他的ＯＲ結果は位置１又は位置２のい
ずれかを選択し、第２の排他的ＯＲ結果は位置０又は位
置３のいずれかを選択する。

この特定の排他的ＯＲオペレーションに対する制御ワー
ドの重複は第４Ｂ図に表わされた特殊ハードウエア８１
を設けることによって避けることができる。

このハードウエアは前記排他的ＯＲオペレーションの発
生を認識し、ＣＷ１を選択するために線ＡＢ及び線ＡＢ
を位置０へ接続し、モしてＣＷＯを選択するために線Ａ
Ｂ及び線ＡＢを位置１へ接続する。

このような特殊ハードウエア８１は信号Ａ及びＢに対す
る特定の排他的ＯＲ状況を認識するためにのみ設けられ
たものであって、これは信号Ａ及びＢの他の特定の論理
的組合わせを認識するために必要な多数の特殊ハードウ
エアのうちほんの一部であるにすぎない。

このことは非常に高価な制御記憶選択システムに帰着す
るが、本発明は制御記憶における制御ワードの重複を回
避するという一層経済的な解決策を提供することによっ
て前記問題を解消させる。

本発明は、制御ワードの重複を要することなく、またい
かなる特殊ハードウエアをも要することなく、前記と同
じ排他的ＯＲオペレーションを行わしめる。

ＢＡＸＲ１１は、機械状態信号論理オペレーションの複
雑性に拘わりなく、そのすへての間で広汎に使用される
。

この特定の排他的オペレーションのために、本発明は，
ＢＡＸＲ１１に第４Ｃ図のビット・パターンをロードす
ることだけを行う。

次いで、機械状態ＡＢ又はＡＢ（すなわち０１又は１０
）はデコーダ１３をして位置１（Ｘ１）のＣＷ０を自動
的に選択せしめ、そして機械状態ＡＢ又はＡＢ（００又
は１１）はデコーダ１３をして位置０ （ＸＯ ）のＣ
Ｗ１を自動的に選択せしめる。

従って、ＣＷ位置２及び３は、前記と同じ又は他のマイ
クロプログラム中に見出されうる他の制御ワードによっ
て使用できるようになる。

制御ワードの重複を回避するという本発明の他の簡単な
例は第５Ａ図に図示されており、そこには２つの−７イ
ク口プログラム１及び２が別々に示される。

マイクロプログラム１の制御ワードＣＷ（ｆ）及びマイ
クロプログラム２の制御ワードｅＷ（ｐ）は、同じ２つ
の制御ワードＣＷ１又はＣＷ２から次の制御ワードをそ
れぞれ選択する。

併しながら、ＣＷ（ｐ）及びＣＷ（ｆ）はそれらの選択
を遂行するために異なった機械状態を使用する。

たとえば、ＣＷ（ｆ）はＣＷ１を選択するために機械状
態Ａを使用するが、ＣＷ２は相補的機械状態ＡでＣＷ１
を選択する。

それゆえ、ＣＷ（ｆ）及びＣＷ（ｐ）は同じ２つの制御
ワードＣＷ１及びＣＷ２の間で選択を行うが、それは機
械状態信号Ａ及びＡに関して相反的になされる。

通常のＣＳはブランザ・グループ位置Ｘ２及びＸ３にあ
る重複したＣＷ１及びＣＷ２を制御し、そしてこれらの
ブランチ・グループ位置は、機械状態Ａ又はＡの関数と
してＣ Ｗ（ｐ）によってのみ選択可能であるのに対し
、ＣＷ（ｆ）は機械状態Ａ又はＡの関数として位置Ｘ０
及びＸ１に置かれたＣＷ１及びＣＷ２の間でのみ選択を
行う。

併しながら、本発明は位置Ｘ２及びＸ３に制御ワードを
重複させる必要性を極めて簡単に取除き、これらの位置
を他の用途に充用させることができる。

このことは、マイクロプログラム１のＣ Ｗ（ ｆ）に
よってＣＷ選択が行われる前にＢＡＸＲ１１へ第５Ｂ図
のパターンをロードし、そしてマイクロプログラム２の
Ｃ Ｗ（ｐ）によってＣＷ選択が行われる前にＢＡＸＲ
１１へ第５Ｃ図のビット・パターンをロードすることに
よって達成される。

かくて、第５Ｃ図に図示されたロードされたパターンは
、機械状態Ａの相反する条件に応答して、第５Ｂ図のパ
ターンによる選択と逆の選択をＣＷ１及びＣＷ２の間で
行うことができる。

従って、位置Ｘ２及びＸ３はＣ Ｗ（ ｆ）又はＣ Ｗ
（ｐ）のいずれによっても使用されないので、第５Ｂ図
及び第５Ｃ図の２ビット・パターンは別々のマイクロプ
ログラムが位置Ｘ０及びＸ１に置かれたＣＷ１及びＣＷ
２をそれぞれ別々の態様で選択することを可能にする。

従って、たとえマイクロ命令（すなわち制脚ワード）が
２マイクロコード・シーケンスによって別々の機械状態
信号で選択されるとしても、本発明を使用することによ
って前記２マイクロコード・シーケンスは前記マイクロ
命令で結合しうる。

たとえば、マイクロルーチン１は、その機掛状態信号が
００（すなわちＡＢ）又は０１（すなわちＡＢ）である
とき、２ウエイ・ブランチを行って次のアドレスされた
ブランチ・グループにおける２制御ワードの間で選択を
行わねばならない。

併しながら、マイクロルーチン２は、機械状態信号が１
０（すなわちＡＢ）又は１１（すなわちＡＢ）であると
き、２ウエイ・ブランチを必要とする。

ＢＡＸＲ１１がなければ、通常のマイクロコードは、マ
イクロルーチン１については位置Ｘ０，Ｘ１に置かれた
重複したＣＷを制御し、マイクロルーチン２については
位置Ｘ２及びＸ３に置かれた重複したＣＷを制御する。

併しながら、本発明によれば、ＢＡＸＲ１１はＴ １
−Ｔ ８にビット・パターン０００１０００１をセット
され、そしてこれは両ルーチンをして位置Ｘ０及びＸ１
に置かれた同じ２つのＣＷの間で選択を行わしめるので
、残りの位置Ｘ３及びＸ４は他の用途に利用できること
になる。

前記で詳述した実施態様は４制御ワードを保持するブラ
ンチ・グループ中で次の各制御ワードを選択するために
２つの機械状態信号Ａ及びＢを使用しているが、本発明
は、複数の制御ワードを保持するブランチ・グループ中
で所与の制御ワードを選択するために３つ以上の機械状
態を使用するようなシステムにも等しく適用しうること
は明らかである。

たとえば、５乃至８制御ワードを保持するブランチ・グ
ループ中で次の制御ワードを選択するために３つの機械
状態信号Ａ，Ｂ及びＣを使用することができよう。

第６図の実施態様は、出力線Ｘ０−Ｘ７によってそれぞ
れ表わされる８制御ワード位置を有するブランチ・グル
ープと、入力信号Ａ，Ｂ，Ｃ及びそれらの補数信号によ
って表わされる３つの機械状態信号を使用するものであ
って、これらの信号は第６図のＡＮＤ回路７１−７８に
よって表わされる８つの入力組合わせを与え、該ＡＮＤ
回路は対応するスイッチ８１−８８へそれぞれ接続され
、そして該スイッチの各々は８出力線Ｘ０−Ｘ７へそれ
ぞれ接続される８位置を有する。

第６図の回路は、ＢＡＸＲ１１によって３つの機械状態
信号に対する可能なすべてのビット・パターンの変換を
与える。

ＢＡＸＲ１１は、可能なすべての変換組合わせを供給す
るために８サブセットを有しており、その各々は全部で
２４ビットの位置に対して３ビット位置を有する。

各サブセットが３ビット位置を有するのは、３つの独立
した機械状態信号が存在するからである。

ＢＡＸＲ１１中のビット位置の数Ｔと機械状態信号の数
Ｎの間の一般化された関係は、可能なすべての変換を行
うとすれば、Ｔ＝Ｎ２Ｎによって与えられる。

以上詳述した処を要約すると、本明細書で開示された事
項は次のようなものである。

ブランチ・アドレス変換レジスタ（ＢＡＸＲ）は現制御
ワード又は先行制御ワードのフィールドによってロード
される。

ワード選択デコーダ回路はＢＡＸＲの出力を受取り、そ
れらを機械状態信号と組合わせることによりワード選択
信号を発生する。

このワード選択信号は制御記憶中の現在アクセスされた
ブランチ・グループから所与の制御ワードを選択するた
めに使用される。

また、任意の制御ワードがＢＡＸＲ出力をスイッチ・オ
フし、そして変換を行うことなく制御ワードが選択され
るようにするために、ＢＡＸＲスイッチング回路が設け
られる。

【図面の簡単な説明】

第１Ａ図及び１Ｂ図は本発明に従って設計された制御記
憶ブランチ選択システムを示す図、第２図は第１Ｂ図の
システムに含まれるワード選択デコーダ回路の回路図、
第３図は制御記憶中でアクセスされている諸制御ワード
位置を有するブランチ・グループから所与の制御ワード
を選択するために第１Ｂ図の実施態様がどのように動作
するかということを示す図、第４Ａ図は先行技術の制御
記憶制御システムによる制御ワードの選択の例を示す図
、第４Ｂ図は本発明によって達成可能なオペレーション
の改良を表わす図、第４ｃ図は制御ワードを重複させる
ことなくＣＷ選択を行うために使用されるＢＡＸＲビッ
ト・パターンを示す図、第５Ａ図乃志５Ｃ図は、制御ワ
ードの選択が別々の機械状態信号の組合わせに独立に依
存しているような環境で、２つの独立したマイクロプロ
グラムが同じ制御ワードを選択できるようにすることに
よって、制御記憶中に置かれた制御ワードの重複を回避
させるようにした本発明の他の例を示す図、第６図は３
つの機械状態信号Ａ，Ｂ及びＣを使用することによって
８制御ワードを保持するブランチ・グループ中で次のＣ
Ｗを選択する処の本発明の実施態様を示す図である。 第１八図中、１１・・・・・・ブランチ・アドレス変換
レジスタ、１２・・・・・・制御記憶データ・レジスタ
、１３・・・・・・ワード選択デコーダ回路、１４・・
・・・・ＢＡＸＲスイッチ回路、１５・・・・・・制御
ワード・ゲート回路、１６，１７・・・・・・機械状態
回路、２１・・・・・・制御記憶、２２・・・・・・制
御記憶アドレス・デコーダ。

Claims (1)

【特許請求の範囲】
1. １ それぞれ複数の制御ワード位置を有する複数のブラ
   ンチ・グループを保持する制御記憶と、ブランチ・グル
   ープをアクセスするための次のアドレス・フィールドを
   有する現制御ワードを保持する制御記憶データ・レジス
   タと、前記制御記憶でアクセスされたブランチ・グルー
   プにおける１つの制御ワード位置を選択するために使用
   される機械状態出力を供給する機械状態回路とを備えた
   制御記憶システムにおいて：前記制御記憶データ・レジ
   スタ中のブランチ・アドレス変換レジスタ（ＢＡＸＲ）
   フィールドへＢＡＸＲインゲート回路を介して接続され
   たブランチ・アドレス変換レジスタと、一方の入力を前
   記機械状態出力へ接続されたワード選択デコーダ回路と
   、前記ブランチ・アドレス変換レジスタの出力を前記ワ
   ード選択デコーダ回路の他方の入力へ接続する手段とを
   備え、前記機械状態出力及び前記ブランチ・アドレス変
   換レジスタ中の各ビット・パターンのセットに応答する
   前記ワード選択デコーダ回路によって複数の制御ワード
   選択線のうち１つの選択線を付勢しうる如くしたことを
   特徴とする制御記憶システム。