JPS58150330A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58150330A JPS58150330A JP57033384A JP3338482A JPS58150330A JP S58150330 A JPS58150330 A JP S58150330A JP 57033384 A JP57033384 A JP 57033384A JP 3338482 A JP3338482 A JP 3338482A JP S58150330 A JPS58150330 A JP S58150330A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- source
- logic circuit
- level
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
- H03K19/09436—Source coupled field-effect logic [SCFL]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は０ＭＯ８あるいはバイポーラトランジスタなど
を用いた論理回路の出力信号を、ショットキー接合ゲー
ト型電界効果トランジスタ（以下ＭＥＳＦＥ’Ｔ とよ
ぶ）による電流切換型論理回路に接続するだめの、論理
信号の振幅、直流レベルの変換を行なう半導体集積回路
装置に関する。
を用いた論理回路の出力信号を、ショットキー接合ゲー
ト型電界効果トランジスタ（以下ＭＥＳＦＥ’Ｔ とよ
ぶ）による電流切換型論理回路に接続するだめの、論理
信号の振幅、直流レベルの変換を行なう半導体集積回路
装置に関する。
まず、この種の従来技術について述べると、第１図は、
０ＭＯ８あるいはＴＴＬの出力をＭＥＳＦＥＴによる電
流切換型論理回路に接続するための抵抗によるレベル変
換回路を示している。通常、０ＭＯ８あるいはＴＴＬの
ｒＨＪＬ／ベルはｏＶ、「Ｌ」レベルは一６ｖ程度であ
り、またＭＥＳＦＥＴによる電流切換型論理回路のｒＨ
Ｊレベルは、−１，４ＶｒＬＪレベルは−２，６ｖ程度
であるので、抵抗Ｒ１４，Ｒ１２の値の比を７：１８に
することにより０ＭＯ８，ＴＴＬの「Ｈ」レベルをＭＥ
ＳＦＥＴによる論理回路に変換出来る。
０ＭＯ８あるいはＴＴＬの出力をＭＥＳＦＥＴによる電
流切換型論理回路に接続するための抵抗によるレベル変
換回路を示している。通常、０ＭＯ８あるいはＴＴＬの
ｒＨＪＬ／ベルはｏＶ、「Ｌ」レベルは一６ｖ程度であ
り、またＭＥＳＦＥＴによる電流切換型論理回路のｒＨ
Ｊレベルは、−１，４ＶｒＬＪレベルは−２，６ｖ程度
であるので、抵抗Ｒ１４，Ｒ１２の値の比を７：１８に
することにより０ＭＯ８，ＴＴＬの「Ｈ」レベルをＭＥ
ＳＦＥＴによる論理回路に変換出来る。
しかし、この従来の回路では、ＭＥＳＦＥＴによる論理
回路の入力部に抵抗が入ることになり、信号の伝搬速度
が遅くなる欠点があった。この回路では速度を改善する
には、抵抗Ｒ１１’Ｒ１２の値を小さくすればよ込が、
前段論理回路１１の駆動能力に鑑みて抵抗Ｒ１１，Ｒ１
２は設計される必要があり、さらに前段論理回路゛１１
のｒＨＪ 、ｒＬｊ３べ８．ｆ レベルが変わった場合、Ｒ１１１Ｒ１２の抵抗比を再設
定しなければならないため論理回路１゛２用のｒＨＪ
、ｒＬＪレベル変換回路としてこの回路を汎用的に使用
することは困難であった。
回路の入力部に抵抗が入ることになり、信号の伝搬速度
が遅くなる欠点があった。この回路では速度を改善する
には、抵抗Ｒ１１’Ｒ１２の値を小さくすればよ込が、
前段論理回路１１の駆動能力に鑑みて抵抗Ｒ１１，Ｒ１
２は設計される必要があり、さらに前段論理回路゛１１
のｒＨＪ 、ｒＬｊ３べ８．ｆ レベルが変わった場合、Ｒ１１１Ｒ１２の抵抗比を再設
定しなければならないため論理回路１゛２用のｒＨＪ
、ｒＬＪレベル変換回路としてこの回路を汎用的に使用
することは困難であった。
本発明は上述した欠点に鑑みなされももので、その目的
とするところは、前段論理回路に各種の論理回路を使用
するために生ずるｒ’ＨＪ、「ＬＪレベルの変化に対し
、参照電圧を変えることにより、禁に同一機能を有し、
しかも伝搬速度に優れたレベル変換回路を提供すること
である。
とするところは、前段論理回路に各種の論理回路を使用
するために生ずるｒ’ＨＪ、「ＬＪレベルの変化に対し
、参照電圧を変えることにより、禁に同一機能を有し、
しかも伝搬速度に優れたレベル変換回路を提供すること
である。
以下図面を参照して本発明の実施例による半導体集積回
路装置について説明する。
路装置について説明する。
第２図は本発明の実施例で前段論理回路２１はＣＭＯＳ
ロジック、後段論理回路２２はＭＥ Ｓ Ｆ ＥＴによ
る電流切換論理回路である。抵抗Ｒ２１ｔＲ２２１Ｒ２
３及びＭＥＳＦＥＴ Ｑ２１ ＊ Ｑ２２は差動回路を
形成しており、ＭＥＳＦＥＴＱ２３ 、ダイオードＤ２
１゜抵抗Ｒ２４はソースフォロワ回路として働く。
ロジック、後段論理回路２２はＭＥ Ｓ Ｆ ＥＴによ
る電流切換論理回路である。抵抗Ｒ２１ｔＲ２２１Ｒ２
３及びＭＥＳＦＥＴ Ｑ２１ ＊ Ｑ２２は差動回路を
形成しており、ＭＥＳＦＥＴＱ２３ 、ダイオードＤ２
１゜抵抗Ｒ２４はソースフォロワ回路として働く。
入力端子２３の「Ｈ」、「Ｌ」レベルはそれぞれＯ、−
５Ｖであるので、参照電圧端子２４には１ ／２ （Ｖ
Ｈ＋ＶＬ） （７） −２，ｓＶヲ供給ｔ ル？ニー
トＩＩＣヨり入力端子２３のｒＨＪ 、ｒＬＪ信号に
応じＭＥＳＦＥＴ Ｑ２１ ＃Ｑ２２がオン、オフし差
動動作する０差動回路からの出力２６はＭＥＳＦＥＴＱ
２３とダイオードＤ２１ によりレベルシフトされ、
後段論理回路２２を正しく動作させることが出来る。
５Ｖであるので、参照電圧端子２４には１ ／２ （Ｖ
Ｈ＋ＶＬ） （７） −２，ｓＶヲ供給ｔ ル？ニー
トＩＩＣヨり入力端子２３のｒＨＪ 、ｒＬＪ信号に
応じＭＥＳＦＥＴ Ｑ２１ ＃Ｑ２２がオン、オフし差
動動作する０差動回路からの出力２６はＭＥＳＦＥＴＱ
２３とダイオードＤ２１ によりレベルシフトされ、
後段論理回路２２を正しく動作させることが出来る。
つまりＭＥＳＦＥＴ Ｑ２１．Ｑ２□よりなる差動回路
において、抵抗Ｒ２１，Ｒ２２”Ｒ２３の定数により論
理振幅の調５節が出来、参照電圧端子２４の電圧により
、前段論理回路２１の出力に対する「Ｈ」。
において、抵抗Ｒ２１，Ｒ２２”Ｒ２３の定数により論
理振幅の調５節が出来、参照電圧端子２４の電圧により
、前段論理回路２１の出力に対する「Ｈ」。
ｒＬＪレベルの闇値を−変えることが出来る。さらにＭ
ＥＳＦＥＴＱ２３よりなるソー″ス・フォロワ回路で、
直流レベルの変換が行なえる。
ＥＳＦＥＴＱ２３よりなるソー″ス・フォロワ回路で、
直流レベルの変換が行なえる。
前記構成の回路の動作を詳細に説明すると、端子２４に
加える参照電圧は前段論理回路２１の「Ｈ」レベルとｒ
Ｌ、ｌレベルの中間値１／２（ＶＨ＋ＶＬ） に設定
する。このようにすれば前段論理回路２１の出力２３が
ｒＨＪレベルの時、ＭＥ−８ＦＥ’ｌ’Ｑ２１ はオ
ンし、ＭＥＳＦＥＴ Ｑ２２はオフする。従りて電流源
２ｅの電流■０は全て抵抗Ｒ２１を流５、、、・ れ、抵抗Ｒ２２には電流は流れない。この結果、ＭＥＳ
ＦＥＴ Ｑ２３ のゲート端子２５は接地電位まで上
昇する。ＭＥＳＦＥＴＱ２３のドレイン電流は常時、電
流源２７の電流が流れており、このため、ＭＥＳＦＥＴ
Ｑ２３のゲート端子２６．ソース端子２８間には常時電
圧ｖＧｓが生じている。さらにダイオードＤ２１ に
も常時電流が流れているため、常時ダイオードＤ２１
の両端子には電位差ｖＤ■ が生じている。この結果
後段論理回路２２への入力電圧は、接地電位より（ｖＧ
ｓ＋ＶＤ工）を引いた値となる。 ゛ 今度は前段論理回路の出力電圧が「Ｌ」レベルの時、Ｍ
Ｅ Ｓ ＦＥｊ″Ｑ２１ ＊Ｑ２２はそれぞれオフ、オ
ー ンし、電流源２６の電流Ｉ０は抵抗Ｒ２２を流れ
る。従ってＭＥＳＦＥＴＱ２３のゲート端子２５の電圧
は、接地電位より工。Ｒ２２下がった値となる。
加える参照電圧は前段論理回路２１の「Ｈ」レベルとｒ
Ｌ、ｌレベルの中間値１／２（ＶＨ＋ＶＬ） に設定
する。このようにすれば前段論理回路２１の出力２３が
ｒＨＪレベルの時、ＭＥ−８ＦＥ’ｌ’Ｑ２１ はオ
ンし、ＭＥＳＦＥＴ Ｑ２２はオフする。従りて電流源
２ｅの電流■０は全て抵抗Ｒ２１を流５、、、・ れ、抵抗Ｒ２２には電流は流れない。この結果、ＭＥＳ
ＦＥＴ Ｑ２３ のゲート端子２５は接地電位まで上
昇する。ＭＥＳＦＥＴＱ２３のドレイン電流は常時、電
流源２７の電流が流れており、このため、ＭＥＳＦＥＴ
Ｑ２３のゲート端子２６．ソース端子２８間には常時電
圧ｖＧｓが生じている。さらにダイオードＤ２１ に
も常時電流が流れているため、常時ダイオードＤ２１
の両端子には電位差ｖＤ■ が生じている。この結果
後段論理回路２２への入力電圧は、接地電位より（ｖＧ
ｓ＋ＶＤ工）を引いた値となる。 ゛ 今度は前段論理回路の出力電圧が「Ｌ」レベルの時、Ｍ
Ｅ Ｓ ＦＥｊ″Ｑ２１ ＊Ｑ２２はそれぞれオフ、オ
ー ンし、電流源２６の電流Ｉ０は抵抗Ｒ２２を流れ
る。従ってＭＥＳＦＥＴＱ２３のゲート端子２５の電圧
は、接地電位より工。Ｒ２２下がった値となる。
従って後段論理回路への入力電圧は接地電位より（Ｉ
ｏ Ｒ２２＋Ｖ ＧＢ ＋Ｖ Ｄ Ｉ ）を引いた値ト
ナル。
ｏ Ｒ２２＋Ｖ ＧＢ ＋Ｖ Ｄ Ｉ ）を引いた値ト
ナル。
前記半導体集積回路装置は次の効果を有する。
（１ン ＭＥＳＦＥＴＱ２１＊Ｑ２２及び電流源２６は
差動回路を構成しており、前段論理回路２１より見たＭ
ＥＳＦＥＴ Ｑ２１のゲート端子の入力インピーダンス
は非常に大きい。従って前段論理回路の負荷駆動能力は
小さくて済む。
差動回路を構成しており、前段論理回路２１より見たＭ
ＥＳＦＥＴ Ｑ２１のゲート端子の入力インピーダンス
は非常に大きい。従って前段論理回路の負荷駆動能力は
小さくて済む。
（２）従来の方法では常に論理振幅は減少するが、
。
。
差動回路は電圧増幅能力があるため、抵抗Ｒ２２−を大
きくするが、電流源の電流工。を大きくすることにより
、論理振′幅を拡大することが可能となる。さらに直流
レベルは電流源の大きさを変えることによりＭＥＳＦＥ
ＴＱ２３のゲート・ソース間電圧ｖＧｓを変えることが
出来、さらに大きなレペ −ルシフトが必要な時は
ダイオードＤ２１ を直列に複数個接続することにより
、大きなレベルシフト量を得ることが出来る。
きくするが、電流源の電流工。を大きくすることにより
、論理振′幅を拡大することが可能となる。さらに直流
レベルは電流源の大きさを変えることによりＭＥＳＦＥ
ＴＱ２３のゲート・ソース間電圧ｖＧｓを変えることが
出来、さらに大きなレペ −ルシフトが必要な時は
ダイオードＤ２１ を直列に複数個接続することにより
、大きなレベルシフト量を得ることが出来る。
〔３）さらに従来例では、論理振幅と直流レベルを独立
に変換出来なかったが、上述のように抵抗Ｒ２２，電流
源の大きさを変えることにより、論理振幅を電流源の大
きさ、ダイオードＤ２１ の個数を変えることにより
、直流レベルをと独立に変換が可能である。′ ７ベー。
に変換出来なかったが、上述のように抵抗Ｒ２２，電流
源の大きさを変えることにより、論理振幅を電流源の大
きさ、ダイオードＤ２１ の個数を変えることにより
、直流レベルをと独立に変換が可能である。′ ７ベー。
Ｃ４）従来例では後段論理回路をｒＨＪレベルとするに
は電流は抵抗Ｒ１１を通して充電する必要があシ、立上
りが悪い。またｒＬＪレベルとするには抵抗Ｒ１２を通
して放電する必要があり、立下りが悪かった。しかし本
実施例によれば、後段論理回路をｒＨＪレベルとするの
に電流はＭＥＳＦＥＴＱ２３．ダイオードＤ２１ より
供給されるため立上りは極めて早くなる。またｒＬＪレ
ベルとするのに電流は電流源によシ引き込まれるため後
段論理回路は急速に放電され立下りは非常に早くなる。
は電流は抵抗Ｒ１１を通して充電する必要があシ、立上
りが悪い。またｒＬＪレベルとするには抵抗Ｒ１２を通
して放電する必要があり、立下りが悪かった。しかし本
実施例によれば、後段論理回路をｒＨＪレベルとするの
に電流はＭＥＳＦＥＴＱ２３．ダイオードＤ２１ より
供給されるため立上りは極めて早くなる。またｒＬＪレ
ベルとするのに電流は電流源によシ引き込まれるため後
段論理回路は急速に放電され立下りは非常に早くなる。
従って信号の伝搬遅延時間は従来よりも著しく改善され
る。
る。
以上説明したように本発明の半導体集積回路装置は、前
段に接続される論理回路の出力の振幅。
段に接続される論理回路の出力の振幅。
レベルの広い範囲にわたって高速に動作させることがで
きる。
きる。
第１図は、従来例としての抵抗によるレベル変換回路を
示す図、第２図は、本発明の一実施例である半導体集積
回路装置のレベル変換回路を示す図である。 Ｑ２１ ＋Ｑ２２＊Ｑ２３・・・・・・ＭＥＳＦＥＴ、
Ｄ２１・・・・・・ダイオード、２３・・・・・・入力
端子、２４・・・・・・参照電圧端子、１１，２１・・
・・・・前段論理回路、１２．２２・・・・・・後段論
理回路、２５・・・・・・出力端子、２７・・・・・・
電流源。
示す図、第２図は、本発明の一実施例である半導体集積
回路装置のレベル変換回路を示す図である。 Ｑ２１ ＋Ｑ２２＊Ｑ２３・・・・・・ＭＥＳＦＥＴ、
Ｄ２１・・・・・・ダイオード、２３・・・・・・入力
端子、２４・・・・・・参照電圧端子、１１，２１・・
・・・・前段論理回路、１２．２２・・・・・・後段論
理回路、２５・・・・・・出力端子、２７・・・・・・
電流源。
Claims (1)
- 【特許請求の範囲】 ０）２個のショットキー接合り−ト型電界効果トラン？
スタのソース端子を共通に接続してなる共通ソース端子
に第１の電流源を接続してなる電流切換型論理回路の出
力端子を、ソース端子とソース電源端子との間にダイオ
ードと第２の電流源を直列接続したドレイン接地電界効
果トランジスタのゲート端子に接続し、ダイオードと電
流源の共通接続端子を出力端子とすることを特徴とする
半導体集積回路装置。 （２） 電流源が抵抗であることを特徴とする特許請
求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033384A JPS58150330A (ja) | 1982-03-02 | 1982-03-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033384A JPS58150330A (ja) | 1982-03-02 | 1982-03-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58150330A true JPS58150330A (ja) | 1983-09-07 |
Family
ID=12385095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57033384A Pending JPS58150330A (ja) | 1982-03-02 | 1982-03-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202023A (ja) * | 1988-02-08 | 1989-08-15 | Fujitsu Ltd | 論理レベル制御回路 |
-
1982
- 1982-03-02 JP JP57033384A patent/JPS58150330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202023A (ja) * | 1988-02-08 | 1989-08-15 | Fujitsu Ltd | 論理レベル制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3541353A (en) | Mosfet digital gate | |
| US4845386A (en) | Bi-MOS logic circuit having a totem pole type output buffer section | |
| US4733110A (en) | BICMOS logical circuits | |
| JPS6135004A (ja) | Ａｂ級出力回路 | |
| JPS62284523A (ja) | Ｔｔｌ両立可能併合パイポ−ラ／ｃｍｏｓ出力バツフア回路 | |
| KR900008799B1 (ko) | BiMOS 논리회로 | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| JPH0763140B2 (ja) | ゲ−ト回路 | |
| US5469097A (en) | Translator circuit with symmetrical switching delays | |
| JPS63240123A (ja) | キャパシター結合相補バッファー回路及び容量性負荷の駆動方法 | |
| US4342928A (en) | Circuit and method for voltage level conversion | |
| US4948990A (en) | BiCMOS inverter circuit | |
| JPH02305110A (ja) | インタフエース受信回路及びレベル変換回路 | |
| US4446387A (en) | MOS Inverter-buffer circuit having a small input capacitance | |
| EP0320582B1 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
| JP3242149B2 (ja) | ダイナミック型分周回路 | |
| US5077490A (en) | Schottky-diode emulator for BiCMOS logic circuit | |
| US5670893A (en) | BiCMOS logic circuit with bipolar base clamping | |
| JPS58150330A (ja) | 半導体集積回路装置 | |
| EP0528659A1 (en) | Impedance multiplier | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| US5773992A (en) | Output buffer circuit capable of supressing ringing | |
| US5382842A (en) | Composite logic circuit with bipolar transistor-complementary field effect transistor | |
| JPS58103232A (ja) | インバ−タ回路 | |
| JPH0625063Y2 (ja) | 電流切換形論理回路 |