JPS58152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58152A JPS58152A JP56098576A JP9857681A JPS58152A JP S58152 A JPS58152 A JP S58152A JP 56098576 A JP56098576 A JP 56098576A JP 9857681 A JP9857681 A JP 9857681A JP S58152 A JPS58152 A JP S58152A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- junction
- molybdenum
- programming
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置％にビット線またはワード−配−
にモリブデンまたはタングステンｇ〕如き釜属材料を用
い、その近傍に設けられｋｐｎ 接合に発生する熱でモ
リブデン配線を選択的に加熱し、それを昇華させること
により配線が切れに状部にし、それによりプログラミン
グｔなしたプログラム可能な絖出し専用記憶装置に関す
る・従来技術によるバイポーラプログラム可能な絖出し
専用記憶装置（ＦＲＯＭ ）の書込みなどのプログラミ
ングには、多結晶シリコン（ポリシリコン）ヒユーズ方
式と、接合降伏（ブレークダウン）方式とがある。前者
においては、ビット線また６エワード線であるポリシリ
コン配線に高電力を加え℃それを溶かすことによりポリ
シリボン配線を切断してプログラミング（畳込み）をな
すが、この方式によると溶けにポリシリコンが飛び散っ
てまわりの部品や配線に付着し、短絡の原因になるばか
りでなく信頼性な損うという欠点がある。後雀の方式に
おいては、”ｐｍ ９合に逆方向に電流１に流し、そ
れによって接合を破壊するかまｋはアルミニウム配＠Ｖ
蒸発させ導通な切断することＫよりプログラミングｔな
すが、この方式は高電力を必要とする点が問題である。
にモリブデンまたはタングステンｇ〕如き釜属材料を用
い、その近傍に設けられｋｐｎ 接合に発生する熱でモ
リブデン配線を選択的に加熱し、それを昇華させること
により配線が切れに状部にし、それによりプログラミン
グｔなしたプログラム可能な絖出し専用記憶装置に関す
る・従来技術によるバイポーラプログラム可能な絖出し
専用記憶装置（ＦＲＯＭ ）の書込みなどのプログラミ
ングには、多結晶シリコン（ポリシリコン）ヒユーズ方
式と、接合降伏（ブレークダウン）方式とがある。前者
においては、ビット線また６エワード線であるポリシリ
コン配線に高電力を加え℃それを溶かすことによりポリ
シリボン配線を切断してプログラミング（畳込み）をな
すが、この方式によると溶けにポリシリコンが飛び散っ
てまわりの部品や配線に付着し、短絡の原因になるばか
りでなく信頼性な損うという欠点がある。後雀の方式に
おいては、”ｐｍ ９合に逆方向に電流１に流し、そ
れによって接合を破壊するかまｋはアルミニウム配＠Ｖ
蒸発させ導通な切断することＫよりプログラミングｔな
すが、この方式は高電力を必要とする点が問題である。
本発明の目的は従来技術にお〜・て経験される前記の問
題点を解決するＫあり、かかる目的を達成するために配
線にモリブデンを用〜・、その近くに設けｋｐｎ 接合
に低電力で発生させた熱によって選択的にモリブデンを
加熱昇華しモリブデン配線を切断させることりこよりプ
ログラミングをなした一合降伏力式によるｐｍｏＭｗ’
ＦＭ供スｂ。
題点を解決するＫあり、かかる目的を達成するために配
線にモリブデンを用〜・、その近くに設けｋｐｎ 接合
に低電力で発生させた熱によって選択的にモリブデンを
加熱昇華しモリブデン配線を切断させることりこよりプ
ログラミングをなした一合降伏力式によるｐｍｏＭｗ’
ＦＭ供スｂ。
以下、本発明の実施例を給付図面を参照して説明する。
本紐の発明者は、モリブデンが＃ＲＩＡ写■気中まｙ：
は空気中で５００℃以上に加熱すると酸素と反応し“〔
酸化＠ （Ｍｏ５ｓ ｒ Ｍｏ０ａなど）トナリ、キ
ワメて短時間内ＶＣ昇華してきれいに消散する事実に注
目し、ヒント−まｋはツー１１モリブデン配線で徊成し
、その近＜ＫｐＱ 接合を配置し、またはいいかえれば
関係するｐｎ接合り配−にモリブデンを用−・、ｐｎ
接合（逆方向の電流を流しｐｎ 接合ＹＭＬそり熱で
モリブデンを酸化昇華させ切断してプログラミングを行
う。
は空気中で５００℃以上に加熱すると酸素と反応し“〔
酸化＠ （Ｍｏ５ｓ ｒ Ｍｏ０ａなど）トナリ、キ
ワメて短時間内ＶＣ昇華してきれいに消散する事実に注
目し、ヒント−まｋはツー１１モリブデン配線で徊成し
、その近＜ＫｐＱ 接合を配置し、またはいいかえれば
関係するｐｎ接合り配−にモリブデンを用−・、ｐｎ
接合（逆方向の電流を流しｐｎ 接合ＹＭＬそり熱で
モリブデンを酸化昇華させ切断してプログラミングを行
う。
モリブデン配−を切る方法としては、モリブデン配線そ
れ目体に通電し自己加熱により昇華させることも可能で
１工あるが、そうするにはモリブデンの抵抗率がＩ Ｘ
１０ ’ Ωｌ程度以上の場合でないと実用的でな
いので、モリブデン配線な薄（しなければならな〜・、
かかる条件に適合す４特性をもつモリブデン膜は限られ
に−のである。
れ目体に通電し自己加熱により昇華させることも可能で
１工あるが、そうするにはモリブデンの抵抗率がＩ Ｘ
１０ ’ Ωｌ程度以上の場合でないと実用的でな
いので、モリブデン配線な薄（しなければならな〜・、
かかる条件に適合す４特性をもつモリブデン膜は限られ
に−のである。
本発明の牛導体装置にお−・ては、モリブデンな熱処理
によってその抵抗率が１×１０−″ Ω値としたものを
用〜・尺としても、１１合における熱で七れを昇華させ
ることが可能であり、膜厚の大なるモリブデン配線を用
いても十分に昇華させ５る。
によってその抵抗率が１×１０−″ Ω値としたものを
用〜・尺としても、１１合における熱で七れを昇華させ
ることが可能であり、膜厚の大なるモリブデン配線を用
いても十分に昇華させ５る。
本発明の一実施例は、篤１図に断面で示されるモリフデ
ン配ａ！ｔビット線またはワード−として用いたバイポ
ーラＦＲＯＭ である０図にｋＬ−”Ｃ，１はＰ型シリ
コン基板を、２は二酸化シリコン（ｌｉｉｏｍ）Ｍ２１
に示し、基板ＩＫは聰、ｎ＋ およびｐで示す拡散領域
が形成されて（・る＠ ３ ＊ ３’およびｒはアルミ
ニウム配線であるが、ｐｍ 接合の近くの斜縁を付し
ｇ部分は、スパッタリング、蒸着まｋは化学気相成長（
ＣＶＤ法）で形成したモリブデン配−４である。ここで
、モリブデン配Ｎを＃嵩雰囲気にさらしまに＆工空気中
においてｐｎ 接合に逆方向電流ｖｍすと、接合が加
熱され、その熱によってモリブデン配線４は昇華し消滅
してプログラミングがなされる。本発明の実施例におい
ては、モリブデン配ＩＮは空気中においた。
ン配ａ！ｔビット線またはワード−として用いたバイポ
ーラＦＲＯＭ である０図にｋＬ−”Ｃ，１はＰ型シリ
コン基板を、２は二酸化シリコン（ｌｉｉｏｍ）Ｍ２１
に示し、基板ＩＫは聰、ｎ＋ およびｐで示す拡散領域
が形成されて（・る＠ ３ ＊ ３’およびｒはアルミ
ニウム配線であるが、ｐｍ 接合の近くの斜縁を付し
ｇ部分は、スパッタリング、蒸着まｋは化学気相成長（
ＣＶＤ法）で形成したモリブデン配−４である。ここで
、モリブデン配Ｎを＃嵩雰囲気にさらしまに＆工空気中
においてｐｎ 接合に逆方向電流ｖｍすと、接合が加
熱され、その熱によってモリブデン配線４は昇華し消滅
してプログラミングがなされる。本発明の実施例におい
ては、モリブデン配ＩＮは空気中においた。
紀２図ｐｃは本発明の他の実施例であるＭＯＳ ＩＬＡ
Ｍ冗長ビットメモリが、（ａ）には断面図でまｔ；：
（ｂｌには平向図でボされる。その（ａｌにおいて、１
１ はｐ型’Ｊ ’） コニ／Ａ＆、１２ ｋｌ
５ｉｆｔ Ｍｌ、 １３ 、１３” 、 Ｉｆはアル
；ニウム配縁、０４丁ゲート電極、 ＧＮＤは接地線を
、まに執破ｎ” ｆ工高一度ｎ型不純物拡散領域ｋ（
ｎぞれ示す、 １５ はポリシリコン層で、それは凶
／トさｒする如くｎ“ 型とｐ型にドープされて（・る
、この装ａにおいては、斜線を付しに部分１４はモリブ
デン配線である。かかる冗長ビットメモリは、本来のピ
ントが電気的に不良であるときそれに代るもσつとして
用意されるのであるから、そり道込みか迅速かつ正確に
なされることが要求される。
Ｍ冗長ビットメモリが、（ａ）には断面図でまｔ；：
（ｂｌには平向図でボされる。その（ａｌにおいて、１
１ はｐ型’Ｊ ’） コニ／Ａ＆、１２ ｋｌ
５ｉｆｔ Ｍｌ、 １３ 、１３” 、 Ｉｆはアル
；ニウム配縁、０４丁ゲート電極、 ＧＮＤは接地線を
、まに執破ｎ” ｆ工高一度ｎ型不純物拡散領域ｋ（
ｎぞれ示す、 １５ はポリシリコン層で、それは凶
／トさｒする如くｎ“ 型とｐ型にドープされて（・る
、この装ａにおいては、斜線を付しに部分１４はモリブ
デン配線である。かかる冗長ビットメモリは、本来のピ
ントが電気的に不良であるときそれに代るもσつとして
用意されるのであるから、そり道込みか迅速かつ正確に
なされることが要求される。
かかる装置において、ポリシリコン−１５の接合に逆％
Ｌ流を流し接合を加熱すると、その熱でモリブデン１鹸
１４ Ｇ工昇華し、アルミニウム配ＩＩｉ！１ｒは通
電せずプログラミングがなされる。かかる操１／ｌ−は
急速に、正確にかつきれ−・になされるので、前記しに
要求に十分答え５るものである。
Ｌ流を流し接合を加熱すると、その熱でモリブデン１鹸
１４ Ｇ工昇華し、アルミニウム配ＩＩｉ！１ｒは通
電せずプログラミングがなされる。かかる操１／ｌ−は
急速に、正確にかつきれ−・になされるので、前記しに
要求に十分答え５るものである。
第１図と第２図に示される実施例にお（・て、モリブデ
ン配線４，１４０昇華のためにを工１、それぞれ７Ｇ
＋ｍｖ 、 ８０ ｍｙの電力が必要であった。
ン配線４，１４０昇華のためにを工１、それぞれ７Ｇ
＋ｍｖ 、 ８０ ｍｙの電力が必要であった。
図示の２つの実施例において、モリブデンの昇華の後に
全面に保護膜を形成し℃もよいし、まｋは書込み前に既
に保Ｓ膜が形成されている場合には、当該モリブデン配
線の切断部分で保に展の展開さをなし、上記し尺如くに
モリブデン配Ａｉｌな空気にさらし加熱して昇華させた
後に、窓開きし１こ部分のまわりの保護膜なＩＢ融して
窓をふさいでもよｔ・。
全面に保護膜を形成し℃もよいし、まｋは書込み前に既
に保Ｓ膜が形成されている場合には、当該モリブデン配
線の切断部分で保に展の展開さをなし、上記し尺如くに
モリブデン配Ａｉｌな空気にさらし加熱して昇華させた
後に、窓開きし１こ部分のまわりの保護膜なＩＢ融して
窓をふさいでもよｔ・。
以上に説明しに如く、本発明のｔｈ！ｆｆｉにお（・て
は、ｐｎ 接合の近（にモリブデン配線を設け、こｇ
）接合に逆方向ｍｆＬ”ｉ流し接合を加熱し、それによ
ってモリブデン配線を加熱し酸化し昇華し、モリブデン
配線を切断することによってＦ ＲＯＭ 装置のプログ
ラミングを行なうのであるから、製造さｎｋＦＲＯＭ
装置は従来のものに比べよりきれいであって装置の信頼
性を高め、かつ、消費電力は従来に比して低いものであ
るので、プｐグラミ／グ用周辺回路の電流容ｊｉｉＫ対
する要求が緩和され且つ書込み不良が減少し、半導体装
置製造にお／ける歩留りの向上ＫＪ４する−のである。
は、ｐｎ 接合の近（にモリブデン配線を設け、こｇ
）接合に逆方向ｍｆＬ”ｉ流し接合を加熱し、それによ
ってモリブデン配線を加熱し酸化し昇華し、モリブデン
配線を切断することによってＦ ＲＯＭ 装置のプログ
ラミングを行なうのであるから、製造さｎｋＦＲＯＭ
装置は従来のものに比べよりきれいであって装置の信頼
性を高め、かつ、消費電力は従来に比して低いものであ
るので、プｐグラミ／グ用周辺回路の電流容ｊｉｉＫ対
する要求が緩和され且つ書込み不良が減少し、半導体装
置製造にお／ける歩留りの向上ＫＪ４する−のである。
なお、以上の脱明はモリブデン′／を鉤にとって説明し
ｋが、本発明の範囲はそれに＠足されるものでな（、他
の金属例えばタングステンな用いる場合にも及ぶもので
ある。
ｋが、本発明の範囲はそれに＠足されるものでな（、他
の金属例えばタングステンな用いる場合にも及ぶもので
ある。
第１図は本”発明の実施告であるバイポーラ？ｉ！ＯＭ
の断面図、第２図は本発明り−の実施列であるＭＯ８
冗長ヒツトメモリの断面図と平面図である。 １．１１・・・ｐｍシリコン基板、２，１２．ＩＺ’・
−・８１０．躾、ａ、３’、ｒ、ｔａ、ｔｒ、Ｉｔ −
−−−ｆ ｔｂ ４ ＝ ’；ｙ ムｋ ＃ 。 ４．１４・・・モリブテン配線、！・・・ポリシリコン
層第１図 第２図
の断面図、第２図は本発明り−の実施列であるＭＯ８
冗長ヒツトメモリの断面図と平面図である。 １．１１・・・ｐｍシリコン基板、２，１２．ＩＺ’・
−・８１０．躾、ａ、３’、ｒ、ｔａ、ｔｒ、Ｉｔ −
−−−ｆ ｔｂ ４ ＝ ’；ｙ ムｋ ＃ 。 ４．１４・・・モリブテン配線、！・・・ポリシリコン
層第１図 第２図
Claims (1)
- 【特許請求の範囲】 ｐｌｌ 接合の近（のビット線またはワード線配縁り
切断によりプログラム可能な記憶装置において、該ｐｎ
接合の近くの鋏配線はモリブデンまたはタングスケ
ノの如き金属材料にて形成し、該配線【一本雰囲気また
は空気にさらし、咳ｐ鳳 接合に逆方向電ｆｉＹｆｉし
てｐｍ 接合を加熱し、その熱くより該配線ｋｍ化、
昇華させて切断しプログラミングｔなしたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098576A JPS58152A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098576A JPS58152A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58152A true JPS58152A (ja) | 1983-01-05 |
Family
ID=14223489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098576A Pending JPS58152A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237359A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | リン酸型燃料電池 |
-
1981
- 1981-06-25 JP JP56098576A patent/JPS58152A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237359A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | リン酸型燃料電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| EP0078165A2 (en) | A semiconductor device having a control wiring layer | |
| US4670970A (en) | Method for making a programmable vertical silicide fuse | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US4943538A (en) | Programmable low impedance anti-fuse element | |
| US20140167215A1 (en) | Electronic circuit arrangement | |
| CN100495697C (zh) | 保险丝及断开保险丝的方法 | |
| JPS5846174B2 (ja) | 半導体集積回路 | |
| JPS5829629B2 (ja) | プログラム可能半導体装置およびその製造方法 | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| TW561604B (en) | Optically and electrically programmable silicided polysilicon fuse device | |
| JPS6074541A (ja) | 半導体装置 | |
| US5572050A (en) | Fuse-triggered antifuse | |
| JPS6261358A (ja) | 半導体装置 | |
| JPH02153552A (ja) | 半導体素子及びその製造方法 | |
| JPS58152A (ja) | 半導体装置 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JPH0328069B2 (ja) | ||
| JPS6351382B2 (ja) | ||
| JP2004335608A (ja) | 半導体装置 | |
| JPS6059678B2 (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPH0256815B2 (ja) | ||
| US20030160298A1 (en) | Anti-fuse and method for writing information into the anti-fuse | |
| JP3372109B2 (ja) | 半導体装置 |