JPS58153360A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58153360A JPS58153360A JP57033835A JP3383582A JPS58153360A JP S58153360 A JPS58153360 A JP S58153360A JP 57033835 A JP57033835 A JP 57033835A JP 3383582 A JP3383582 A JP 3383582A JP S58153360 A JPS58153360 A JP S58153360A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- termination
- fused
- terminal
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明に半導体集積回路（ＩＣと略記する）に関し、特
に相互接続用信号線の終端用の抵抗素子を備えるＩＣの
改良に関する。
に相互接続用信号線の終端用の抵抗素子を備えるＩＣの
改良に関する。
従来技術
ＩＣの相互接続用の信号線の終端方法について、第１図
ないし第８図によって説明する。なお、各図において、
■はＩＣ，２ｆｌ終端用の抵抗素子、３ｉｊＩＣの信号
出力端子、４Ｈｔｃの信号入力端子、５ＨＩＣ相互接続
用の信号線である。
ないし第８図によって説明する。なお、各図において、
■はＩＣ，２ｆｌ終端用の抵抗素子、３ｉｊＩＣの信号
出力端子、４Ｈｔｃの信号入力端子、５ＨＩＣ相互接続
用の信号線である。
第１図は最も一般的な終端方法で、ＩＣＩの外部に終端
用の抵抗素子２を設ける。この方法は、抵抗素子２とし
て抵抗値の精度が艮いものを容易に得られることと、そ
の配置の自由度が比較的高いという利点があるが、実装
効率か悪くプリント板等の面積の手分近くを占めてしま
うことがある。
用の抵抗素子２を設ける。この方法は、抵抗素子２とし
て抵抗値の精度が艮いものを容易に得られることと、そ
の配置の自由度が比較的高いという利点があるが、実装
効率か悪くプリント板等の面積の手分近くを占めてしま
うことがある。
実装効率の問題を解決するために考えられたのが、第２
図および第８図に示すように、ＩＣＩの内部に設けた抵
抗素子２によって終端する方法である。
図および第８図に示すように、ＩＣＩの内部に設けた抵
抗素子２によって終端する方法である。
しかし第２図の方法は、終端用の抵抗素子２が信号出力
端子８の側に接続されるため、信号ｓ５のインピーダン
ス整合等の目的に汀役立たず、最近のように１ナノ秒以
下の立上り時間を持つような高速信号を扱う場合には信
号線５の長さに高々数センチメートル位しかとれない。
端子８の側に接続されるため、信号ｓ５のインピーダン
ス整合等の目的に汀役立たず、最近のように１ナノ秒以
下の立上り時間を持つような高速信号を扱う場合には信
号線５の長さに高々数センチメートル位しかとれない。
他方、第８図の方法に、ＩＣＩの信号入力端子４の側に
抵抗素子２が接続されるため、高速信号の伝送には比較
的良い特性を示すが、ファンアウトにより総合抵抗値が
変るため、この値を一定の範囲内に収めようとすると装
置構成上大きな制約がつく。
抵抗素子２が接続されるため、高速信号の伝送には比較
的良い特性を示すが、ファンアウトにより総合抵抗値が
変るため、この値を一定の範囲内に収めようとすると装
置構成上大きな制約がつく。
発明の目的
本発明は、叙上の如き間哨のない終端方法を可能にする
ＩＣを提供することを目的とするものである。
ＩＣを提供することを目的とするものである。
しかして本発明の特徴は、ＩＣチップ上に抵抗系子とヒ
ユーズ素子を形成し、該抵抗素子とヒユーズ素子を直列
にして信号入力端子と電源端子の間に電気的に接続し、
該ヒユーズ素子を任意に溶断可能にしたＩＣの構成１−
ある。
ユーズ素子を形成し、該抵抗素子とヒユーズ素子を直列
にして信号入力端子と電源端子の間に電気的に接続し、
該ヒユーズ素子を任意に溶断可能にしたＩＣの構成１−
ある。
実施例の説明
以下、一実施例について第４図および第５図により説明
する。
する。
第４図は本発明によるＩＣの概略等価回路図である。当
該ＩＣＩＩの半導体チップ上には、抵抗素子１２、ヒユ
ーズ１６、ダイオード１７が形成される。
該ＩＣＩＩの半導体チップ上には、抵抗素子１２、ヒユ
ーズ１６、ダイオード１７が形成される。
これ以外の回路も当然集積されているが、本発明にＦｉ
直接関係ないので図中省いである。
直接関係ないので図中省いである。
抵抗素子１２とヒューズ素子１６ハ直列に信号入力端子
１４と電源端子１８の間に電気的に接続される。
１４と電源端子１８の間に電気的に接続される。
抵抗素子１２と並列接続したダイナート１７は、ヒユー
ズ１６を溶断する場合に溶断電流を流すために設けられ
ている。すなわち、ダイオード１７を順方向にバイアス
するような極性の電源を端子１４と１８の間に接続すれ
ば、ダイオード１７を通じてヒユーズ素子１６に溶断に
必要な電流を流すことができる。
ズ１６を溶断する場合に溶断電流を流すために設けられ
ている。すなわち、ダイオード１７を順方向にバイアス
するような極性の電源を端子１４と１８の間に接続すれ
ば、ダイオード１７を通じてヒユーズ素子１６に溶断に
必要な電流を流すことができる。
ただし、ヒユーズ素子１６を任意に溶断することが可能
であれば、溶断のだめの構成は上記以外でもよい。
であれば、溶断のだめの構成は上記以外でもよい。
なお、ヒユーズ素子１６と抵抗素子１２’ｉ１組しか示
してないが、他の信号入力端子についても同様のヒユー
ズ素子と抵抗素子の組を必要に応じて設けてもよい。
してないが、他の信号入力端子についても同様のヒユー
ズ素子と抵抗素子の組を必要に応じて設けてもよい。
かかる本発明によるＩＣを用いれば、第５図に示すよう
な終端方法が可能である。すなわち、信号線１５で接続
された複数のＩＣＩＩのうち、信号出力端子■３が信号
線１５と接続された駆動側のＩＣＩＩかも最も遠い負荷
側ＩＣＩＩのみヒユーズ素子１２を溶断せず、他の負荷
側ＩＣＩＩＩ−ｔヒユーズ素子１２を溶断して抵抗素子
１２を信号入力端子１４から切り離す。このようにすれ
ば、実質的に第１図に示したと同様の終端を行なうこと
ができ、第２図や第８図の方法のような問題は避けられ
る。しかも、終端用に抵抗素子を外付けするのではない
から、実装効率は大幅に向上する。
な終端方法が可能である。すなわち、信号線１５で接続
された複数のＩＣＩＩのうち、信号出力端子■３が信号
線１５と接続された駆動側のＩＣＩＩかも最も遠い負荷
側ＩＣＩＩのみヒユーズ素子１２を溶断せず、他の負荷
側ＩＣＩＩＩ−ｔヒユーズ素子１２を溶断して抵抗素子
１２を信号入力端子１４から切り離す。このようにすれ
ば、実質的に第１図に示したと同様の終端を行なうこと
ができ、第２図や第８図の方法のような問題は避けられ
る。しかも、終端用に抵抗素子を外付けするのではない
から、実装効率は大幅に向上する。
発明の効果
以上に述べたよう（二、本発明によれば、ＩＣ相互接続
信号線の終端Ｃ二関する実装上や信号伝送上の問題点を
容易に解消できるという効果が得られる。
信号線の終端Ｃ二関する実装上や信号伝送上の問題点を
容易に解消できるという効果が得られる。
第１図ないし第３図は従来技術を説明するための回路接
続図、第４図は本発明による半導体集積回路装置の一例
ケ示す概略等価回路図、第５図は本発明によって可能な
終端方法を説明するための回路接続図である。 １１・・・半導体集積回路装置（ＩＣ）、１２・・・抵
抗素子、１３・・・信号出力端子、１４・・・信号入力
端子、１５・・・信号線、１６・・・ヒユーズ素子、１
７・・・ダイオード、１８・・・電源端子。
続図、第４図は本発明による半導体集積回路装置の一例
ケ示す概略等価回路図、第５図は本発明によって可能な
終端方法を説明するための回路接続図である。 １１・・・半導体集積回路装置（ＩＣ）、１２・・・抵
抗素子、１３・・・信号出力端子、１４・・・信号入力
端子、１５・・・信号線、１６・・・ヒユーズ素子、１
７・・・ダイオード、１８・・・電源端子。
Claims (1)
- １１）電子回路を集積した半導体チップ上に、抵抗素子
と、任意に溶断可能なヒユーズ素子とを形成し、該抵抗
素子を該ヒユーズ素子と直列に信号入力端子と電源端子
との間に電気的に接続して成ることを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033835A JPS58153360A (ja) | 1982-03-05 | 1982-03-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033835A JPS58153360A (ja) | 1982-03-05 | 1982-03-05 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58153360A true JPS58153360A (ja) | 1983-09-12 |
Family
ID=12397541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57033835A Pending JPS58153360A (ja) | 1982-03-05 | 1982-03-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8978186B2 (en) | 2005-03-24 | 2015-03-17 | Diversey, Inc. | Self-contained and wireless device for a washing machine |
-
1982
- 1982-03-05 JP JP57033835A patent/JPS58153360A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8978186B2 (en) | 2005-03-24 | 2015-03-17 | Diversey, Inc. | Self-contained and wireless device for a washing machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100378511B1 (ko) | 집적회로용볼그리드어레이패키지 | |
| US5414638A (en) | Programmable interconnect architecture | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6417462B1 (en) | Low cost and high speed 3-load printed wiring board bus topology | |
| US6667561B2 (en) | Integrated circuit capable of operating in multiple orientations | |
| JPS5848534A (ja) | 組合せ回路網のテスト方法 | |
| EP0344873A2 (en) | Semiconductor integrated-circuit apparatus | |
| JPS58153360A (ja) | 半導体集積回路装置 | |
| JPH0315852B2 (ja) | ||
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPS5954247A (ja) | 電子部品 | |
| JP2591576B2 (ja) | 集積回路装置 | |
| JPS5863870A (ja) | 検査システム | |
| JP2003517236A (ja) | 低減された誘導結合を有する電子素子 | |
| US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit | |
| JP3611980B2 (ja) | インターフェース回路 | |
| JPS61263116A (ja) | 半導体装置 | |
| JPS5844822A (ja) | Ｃｍｌ相互接続回路 | |
| JPH052439A (ja) | 半導体集積回路 | |
| JPH01114003A (ja) | 抵抗チップ | |
| CN112118002A (zh) | 一种切换输出逻辑电平的电路 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 | |
| JPH0593046U (ja) | 抵抗アレイ付きチップモジュール | |
| JPH07183320A (ja) | ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 |