JPH0593046U - 抵抗アレイ付きチップモジュール - Google Patents

Abstract

(57)【要約】 【目的】 入力端子などに接続するプルアップ抵抗のよ
うな抵抗素子を含むチップモジュールにおいて、基板占
有面積を低減しかつ実装工程を簡略化する。 【構成】 外部接続端子に選択的に接続可能な抵抗素子
を内蔵した抵抗アレイ付きチップモジュールにおいて、
絶縁基板（１）上に装着されたベアチップＩＣ素子
（５）と、前記絶縁基板に設けられ前記ベアチップＩＣ
素子の接続端子に電気的に接続された第１のグループの
外部接続端子（７ａ，７ｃ，７ｅ，７ｇ，９ｂ，９ｄ，
９ｆ）と、前記絶縁基板上に形成され、前記第１のグル
ープの外部接続端子のいずれかに一端が接続された抵抗
体（１７）および切断可能な導体パターン（１９）の並
列接続回路と、前記絶縁基板に設けられ前記並列接続回
路の他端に接続された第２のグループの外部接続端子
（７ｂ，７ｄ，７ｆ，９ａ，９ｃ，９ｅ，９ｇ）とを備
える。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、抵抗アレイ付きチップモジュールに関し、特にＩＣ素子の入力端子 などの外部接続端子にプルアップまたはプルダウンなどのために接続可能な抵抗 素子を内蔵したチップモジュールに関する。

【０００２】

【従来の技術】

例えば、デジタルＩＣを使用する場合には、該デジタルＩＣ素子の入力部ある いは出力部にプルアップまたはプルダウンのために抵抗を接続し、例えば＋５ボ ルトなどの電源に接続することにより、素子入力を高レベルまたは低レベルに保 持することが行なわれている。このような回路を構成するためには、従来、プリ ント基板上にＩＣ素子と抵抗素子とを別々に実装し、はんだ付けと配線パターン によって該ＩＣ素子の入力部または出力部に抵抗素子を接続していた。

【０００３】

【考案が解決しようとする課題】

ところが、このような従来の回路構成方法では、ＩＣ素子と抵抗素子とをプリ ント基板上に別々に実装するため基板占有面積が大きくなり、回路を高密度実装 することは不可能であった。また、ＩＣ素子の端子と抵抗素子とを配線パターン およびはんだ付けにより接続するため、実装する部品点数が多くなるとともに、 実装工数が増大するという不都合もあった。

【０００４】 本考案の目的は、前述の従来例の回路構造における問題点に鑑み、簡単な実装 工程によりプルアップ抵抗などを含む電子回路を高密度で実装できかつ、部品実 装工数および部品点数を低減できるようにしたチップモジュールを提供すること にある。

【０００５】

【課題を解決するための手段】

上記目的を達成するため、本考案によれば、外部接続端子に選択的に接続可能 な抵抗素子を内蔵した抵抗アレイ付きチップモジュールが提供され、該チップモ ジュールは、 絶縁基板上に装着されたベアチップＩＣ素子と、前記絶縁基板に設けられ前記 ベアチップＩＣ素子の接続端子に電気的に接続された第１のグループの外部接続 端子と、前記絶縁基板上に形成された抵抗体および導体パターンの並列接続回路 であって該並列接続回路の一端は前記第１のグループの外部接続端子のいずれか に接続されているものと、前記絶縁基板に設けられ前記並列接続回路の他端に接 続された第２のグループの外部接続端子とを具備することを特徴とする。

【０００６】 なお、前記抵抗体と導体パターンとの並列接続回路は絶縁基板の前記ベアチッ プＩＣ素子の実装面と反対の面に設けると好都合である。

【０００７】

【作用】

上記構成に係わる抵抗アレイ付きチップモジュールにおいては、前記並列接続 回路の前記導体パターンを例えばレーザトリミングによって切断することにより 前記外部接続端子に抵抗素子を接続することが可能である。この抵抗素子は例え ばプルアップ抵抗、プルダウン抵抗、入力抵抗その他として使用可能である。ま た、前記外部接続端子に抵抗素子を接続する必要がない場合は前記導体パターン を切断しないことにより、第１のグループの外部接続端子から抵抗体を接続する ことなく外部に接続することが可能であり、この場合はこの第１のグループの外 部接続端子と前記導体パターンによって接続されている第２のグループの外部接 続端子とを共に外部回路との接続のために使用できる。

【０００８】 また、前記抵抗体と導体パターンとの並列接続回路を絶縁基板の前記ベアチッ プＩＣ素子の実装面と反対の面に設けることにより、前記絶縁基板上の領域を有 効に活用することができ、チップモジュール自体の集積度をも向上させることが 可能となる。

【０００９】

【実施例】 以下、図面を参照して本考案の実施例につき説明する。図１は、本考案の１実 施例に係わる抵抗アレイ付きチップモジュールの外観を示す。同図のチップモジ ュールは、例えばアルミナなどによって形成された絶縁基板１上に形成された例 えば導電性のダイボンドパッド３を有し、このダイボンドパッド３上にはベアチ ップＩＣ素子５が装着されている。

【００１０】 また、絶縁基板１の周辺部には導電性の外部接続端子７ａ，７ｂ，７ｃ，…， ７ｇおよび９ａ，９ｂ，９ｃ，…，９ｇが形成されている。これらの外部接続端 子７ａ，７ｂ，７ｃ，…，７ｇと９ａ，９ｂ，９ｃ…，９ｇとは絶縁基板１の互 いに対向する側辺部に設けられている。

【００１１】 また、これら各外部接続端子の内、例えば、外部接続端子７ａ，７ｃ，７ｅ， ７ｇおよび９ｂ，９ｄ，９ｆはそれぞれ絶縁基板１上に形成された配線パターン １１を介してボンディングパッド１３と電気的に接続されている。そして、各ボ ンディングパッド１３はベアチップＩＣ素子５上のボンディングパッドとボンデ ィングワイヤ１５によって相互に接続されている。

【００１２】 図１のチップモジュールにおいては、外部接続端子７ａ，７ｃ，７ｅ，７ｇお よび９ｂ，９ｄ，９ｆがそれぞれ第１のグループの外部接続端子として使用され 、それぞれ配線パターン１１、ボンディングパッド１３およびボンディングワイ ヤ１５などを介してベアチップＩＣ素子５の外部接続端子と接続されている。ま た、絶縁基板１に設けられた他の外部接続端子７ｂ，７ｄ，７ｆおよび９ａ，９ ｃ，９ｅ，９ｇは第２のグループの外部接続端子として使用されており、直接ベ アチップＩＣ素子５とは接続されていない。

【００１３】 図２は、図１のチップモジュールにおける絶縁基板１のベアチップＩＣ素子５ が実装された面、すなわちＡ面、と反対側のＢ面側に設けられた回路パターンを 示す。なお、図２では、理解を容易にするため、Ｂ面の回路パターンをＡ面から 透視した状態を説明的に示している。従って、図２の回路パターンにおける各両 端部の電極７ｇ，７ｆ，…および９ｇ，９ｆ，…などは図１の同じ参照記号で示 す内部接続端子にそれぞれ繋っている。各回路パターンは印刷抵抗体１７と導電 パターン１９との並列接続回路によって構成され、このような並列接続回路の両 端がそれぞれ外部接続端子７ｇと９ｇとの間、７ｆと９ｆとの間などに接続され ている。

【００１４】 図３は、図２の並列接続回路パターンの詳細を示す。この並列接続回路は、例 えば前記外部接続端子９ｇと７ｇとの間に設けられた導電パターン１９とこの導 電パターン１９に並列接続された印刷抵抗体１７とを備えている。そして、この ような導電パターン１９と印刷抵抗体１７とは、それぞれ例えば点線Ｄ、Ｃで示 すようにレーザトリミングなどによって切断可能なものとなっている。

【００１５】 このような構成おいて、例えば外部接続端子７ｇがベアチップＩＣ素子５の入 力端子であるものとし、この入力端子７ｇにプルアップ抵抗を接続して使用する 場合には、前記導電パターン１９のＤ部分をレーザビームなどによって切断する 。これにより、図４の（ａ）に示すように、入力端子７ｇと外部接続端子９ｇと の間に抵抗体１７が接続され、端子９ｇを所定の電源に接続することにより、Ｉ Ｃ素子５の入力端子７ｇをプルアップすることができる。

【００１６】 また、プルアップ抵抗を接続する必要がない場合には、前記図３における印刷 抵抗体１７を点線Ｃの部分で切断するか、あるいは切断せずにそのまま使用する ことにより、外部接続端子７ｇおよび９ｇの双方を共にＩＣ素子５への入力端子 として使用できる。すなわち、ＩＣ素子５のある電極への外部接続端子として２ カ所の端子７ｇ，９ｇを使用することが可能となり、配線の自由度が向上する。

【００１７】

【考案の効果】

以上のように、本考案によれば、チップモジュールの基板上にＩＣ素子および 抵抗体を形成し、かつ両者の接続を行なうため、メインプリント基板にはチップ モジュールのみを実装すればよく抵抗を別に実装する必要がなくなる。このため 、基板占有面積が大幅に減少し、電子回路の高密度実装が可能となる。また、抵 抗素子とＩＣ素子との選択的接続が、レーザトリミングなどにより行なわれるか ら、従来のようにＩＣ素子と抵抗素子をプリント基板上ではんだ接続する場合に 比べ、接続工程が簡略化され信頼性が向上する。また、抵抗素子を別に実装する 必要がなく、実装する部品がチップモジュールのみとなり、実装工数が低減され る。さらに、抵抗素子を使用しない場合には、外部接続端子が２カ所使用できる から、配線の自由度が向上し、プリント基板の回路パターンの設計が容易になる 。

【図面の簡単な説明】

【図１】本考案の１実施例に係わる抵抗アレイ付きチッ
プモジュールの外観を示す説明的斜視図である。

【図２】図１のチップモジュールの裏面の回路パターン
を該チップモジュールの表面から透視した状態で示す説
明図である。

【図３】図２の回路パターンにおける並列接続回路の１
つを詳細に示す拡大説明図である。

【図４】図１のチップモジュールにおいて、プルアップ
抵抗素子を使用する場合（ａ）と、使用しない場合
（ｂ）との等価回路を示す説明的ブロック回路図であ
る。

【符号の説明】

１ 絶縁基板 ３ ダイボンドパッド ５ ベアチップＩＣ素子 ７ａ，７ｂ，７ｃ，…，７ｇ，９ａ，９ｂ，９ｃ，…，
９ｇ 外部接続端子 １１ 配線パターン １３ ボンディングパッド １５ ボンディングワイヤ １７ 印刷抵抗体 １９ 導電パターン

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 外部接続端子に選択的に接続可能な抵抗
   素子を内蔵した抵抗アレイ付きチップモジュールであっ
   て、 絶縁基板上に装着されたベアチップＩＣ素子と、前記絶
   縁基板に設けられ前記ベアチップＩＣ素子の接続端子に
   電気的に接続された第１のグループの外部接続端子と、
   前記絶縁基板上に形成された抵抗体および導体パターン
   の並列接続回路であって、該並列接続回路の一端は前記
   第１グループの外部接続端子のいずれかに接続されてい
   るものと、前記絶縁基板に設けられ前記並列接続回路の
   他端に接続された第２のグループの外部接続端子とを具
   備し、前記並列接続回路の前記導体パターンを切断する
   ことにより必要に応じて前記外部接続端子に抵抗素子を
   接続可能としたことを特徴とする抵抗アレイ付きチップ
   モジュール。
2. 【請求項２】 前記抵抗体と導体パターンとの並列接続
   回路は絶縁基板の前記ベアチップＩＣ素子の実装面と反
   対の面に設けたことを特徴とする抵抗アレイ付きチップ
   モジュール。