JPS58154687A - 電子時計用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子時＃を用集積回路に関し、特にアラーム８
１能を有するものに於いて、アラーム入力端子及びアラ
ーム出力端子を用いて、内部回路のテストが行なえ得る
電子時計用集積回路に関する。

一般にステップモータを用いた電子時計に於いて、アラ
ームｍ能を有するものは、機械的にアラームの一致検出
を行ない、アラーム一致信号をアラーム入力端子に印加
してアラーム前作を行なっている。

この様なアナログ表示の電子時計に用いられる集積回路
は、水晶振動子を接続する端子、ステップモータを駆動
する端子、アラーム一致信号が印加される端子、アラー
ム音を発生させるためのアラーム信号が出力される端子
、そして電＃端子等を有しており、端子数が少なくて構
成できる利点がある。しかし、従来の集積回路では、発
振周波数の調整や内部回路のテストを行なうためのテス
ト用端子が設けられてあり、またスヌーズ機能を付加す
る場合にはスヌーズ端子を設けなければならないので、
端子数が少なくて構成できるという利点が損われるもの
でろ沙、更に機能が増加することに依シテスト時間も長
くなる欠点を有していた。

本発明は上述した点に艦みて為されたものであり、テス
ト端子全既成の端子と共用し、テストモードを指定する
回路を設けることに依シ、テスト端子を設けることなく
テストが行えると共に、テスト時間も短くできる゛４電
子計用集積回路を提供するものである。以下同面を参焦
して本発明を詳述する。

第１図線本発明の実施例を示すｍ理回路図であり、ステ
ップモータを用いたアラーム及びスヌーズ機能性のアナ
ログ電子時計用集積回路である。

（１）は発振回路、＋２１　＋３１　＋４１　＋５１は
第１、第２、第６及び第４の分周回路、（６）は三値検
出回路、（７１はアラーム及びスヌーズのセットハルス
発生回Ｌ　＋ａ＋ハ”ｙラーム紀億用の７リツプフロツ
グ、（９）はスヌーズ記憶用の７リツプフロププ、ＡＬ
ＩＮは第１の端子であるアラーム入力端子、λＬＯはア
ラームを鳴らすアラーム信号を出力するアラーム出力端
子、（至）はテストモード選択回路、　Ｑｌはテストパ
ルス発生回路である。

発振回路（１）は、インバータ■及び帰還抵抗Ｒ１より
成９、外部端子ＸＩ及びＸＯに接続された水晶振幼子（
２）により、４，１９４，５０４Ｈｚの基準イメ号を発
生し、その出力が第１の分周回路（２）の入力に印加さ
れている。第１、第２及び第６の分周回路迄）（３）（
４）はＴ−ＦＦが全部で２５段継続接続されたものであ
り、第１の分周回路（２）と第２の分周回路（３）との
間、即ち１１段目と１２段目の間には、インバータα−
及びＮＡＮＤゲート−が設けられ、また第２の分周回路
（３）と第６の分周回路（４）との間、即ち、１６段目
と１７段目との間にもＮＡＮＤゲート（至）及びインバ
ータ顛が介在している。

第１の分周回路（２）の最終出力Ｑ＋ｔは２０４８Ｈｚ
。

第２の分周回路（３１の出力Ｑ１６は６４　Ｈｍ　ｓ第
６の分周回路（４）の出力Ｑ２３は２　Ｈｚとなってい
る。第３の分周回路（４）の分周出力Ｑ１８、Ｑ２０ｍ
　Ｑ２１％　Ｑ２２はＮＡＮＤゲート叩に印加され、Ｎ
ＡＮＤゲー）　Ｑｌは、印加された分周出力により、１
秒間に１回の短いパルスを作り秒信号Ｓ　０ｔ−ＮＯＲ
ゲート四（至）及びＮＡＮＤケート（社）に印加してい
る。ＮＯＲゲート（２）にＬ分周出力Ｑ２３が印加イれ
、一方ＮＯＲゲート■にはインバータ（２）で反転され
九分周出力Ｑ２３が印加されており％　２　Ｈｚの分胸
出力Ｑ？３に依りて、１秒毎にＮＯＲゲート鵠傭が交互
に導通するため、出力端子０ＵＴ１と０ＵＴ２には、各
々インバータａＱＡ及びインバータ（２）−を介して、
秒信号ＳＯが交ｑＫ出力される。この出力端子０ＵＴ１
及び０ＵＴ２にはステップモータが接続され、秒信号Ｓ
Ｏに依り駆動される。同インバータ（至）（至）はステ
ップモータのドライバとなつている。

ＮＡＮＤゲート動及びインバータ（財）を介して、秒信
号ＳＯが印加された第４の分周回路（５）ＩｄＴ−ＦＦ
が９段継続接続されて成シ、アラーム時間及びスヌーズ
時間を計時するものである。

三値検出回路（６）はインバータａｍ■ｃｉ（２）及び
ＡＮＤゲート−（至）から構成され、インバータ＠（２
）には第１の端子であるアラーム入力端子ＡＬＩＮが接
続され、ＡＮＤゲート（至）−の出力は各々、信号人Ｌ
Ｍ、ＡＬＨとして出力される。インバータｃｌＩＣ１１
は各々異なるスレッショルドレベルを有し、インバータ
ーのスレッショルドレベル■Ｔ１よりもインバータ（２
）のスレッショルドレベルＶＴｚの方カ大きく形成され
ている。通常、アラーム入力端τ、、ＬＩＮは抵抗８２
に依Ｆ）、ＶＤＤレベルになうて坂る０即ちｓ　Ｖ’Ｔ
　１　〈Ｖ　Ｔ　２　〈ＡＬ〒ＮＣ）場合には、インバ
ータ（至）（至）は共にオンとなり、その出力は′″０
１であるため、信号ＡＬＨは１１”、信号ＡＬＭは°０
１となうている。また■Ｔｌ〈ｌτＩ　Ｎ＜ＶＴ　２の
信号が印加されると、インバータ（２）はオンして＠０
″を出力し、インバータ（２）はオフして′″１″を出
力するので、信号ＡＬＨは＠０”、信号ＡＬＭが°１　
”と表る。そして、ＡＬゴＮ　＜　Ｖ　Ｔ　１　＜　Ｖ
　Ｔ　２の信号が印加されると、インバーク（２）（２
）は共にオフし、その出力は＠１　”となるため、信号
ＡＬＨ及び信号ＡＬＭは共に１０１となる。例えば、Ｖ
ＤＤが１．５ｖであｐ１偵号１ＬＩＮが１．５Ｖ〜Ｏｖ
の範囲で変化するものであるとすると、■Ｔ１は０，６
５Ｖ、Ｖｔｚは０．８５Ｖｉ７ＩｊＡ度にＲはれる。

通常、アラーム入力端子ＡＬＩＮにはアラーム一致検出
スイッチとスヌーズスイッチとが接地レベルとの間に直
列接続され、設定したアラーム時刻になると、アラーム
一致検出スイッチが閉成し、アラーム入力端子ＡＬＩＮ
は強制的に＠０”にされ、ま九スヌーズ状急に入れるた
めには、アラームの状態に於いて、スヌーズスイッチを
一定時間以内に開閉させ、アラーム入力端子ＡＬＩＮＫ
＠０”−＠１−＠０°の信号を印加する。これらの信号
は三値検出回路（６）の出力−ＬＨの変化として、アラ
ーム及びスヌーズの制御に用いられる。

セットパルス発生回路（７）は、信号人ＬＨの立ち上が
り及び立ち下がシを検出してセットパルスＰＵ１及びＰ
Ｕ２を出力するものであシ、インバータ（至）、Ｄ−Ｆ
Ｆｃｆｊ３ｉ％ＮＡＮＤゲート（財）及びＮＯＲケート
（至）から構成されている。Ｄ−ＦＦ（至）（至）のク
ロック入力には第６の分周回路（４）の出力Ｑ１８が印
加され、信号ＡＬＨの立ち下がりは、Ｄ−ＦＦ−の出力
司とＤ　−Ｆ　Ｆ（１１Ｇの出力Ｑとを入力するＮＯＲ
ゲート（至）に依り検出され、分周出力Ｑ１８の一周期
分のパルス幅で”１　　”となるセフトノ＜ルスＰＵ２
が出力され、また、信号ＡＬＨの立ち上が勺は、信号Ａ
ＬＨ，Ｄ−ＦＦ（至）の出力Ｑ％１）−ＦＦ（至）の出
力Ｑ及び分周出力Ｑ１ｓｋ入力とするＮＡＮＤゲート（
至）に依多検出され、分局出力Ｑ１８のパルス幅と等し
いパルス幅で＠０”となるセ＋７　）パルスＰＵ１が出
力される。

セットパルスＰＵ２はアラームフリ、ブフロッグ（８）
ヲセット状急とすると共に、ＮＯＲゲート（至）及びＮ
ＡＮＤゲート−を介して、第４の分周回路＋５１　ｆ　
ｌ／セットシ、またセットパルスＰ　Ｕ　１はスヌーズ
フリップフロッグ（９）をセット状態とすると共にＮＡ
ＮＤゲート−を介して、第４の分周回路（５）をリセッ
トする。

ここで、アラーム前作とスヌーズ前作を説明する。設定
したアラーム時刻になシ、アラーム入力端子λＬＩＮが
１０”となると、信号ＡＬＨは１１　”から０１に立ち
下がる０この時出力されるセットパルスＰＵ２に依りア
ラーム７リツプフロツプ（８）はセットされる。一方ス
ヌーズフリップフロッグ（９）はリセット伏動にあり、
信号８Ｎは＠０”であり、またＤ−ＦＦＣＩの出力Ｑは
＠０″であるため、ＮＯＲケート（転）はアラーム制御
信号ＡＬＳを°１　”とする。アラーム制御信号ＡＬ８
が印加されるλＮ　Ｉ）ゲート−は、分周出力Ｑ２２　
、Ｑ１９が印加され、アラームの間欠信号を作成し、Ｏ
Ｒゲート−を介してＮＡＮＤケート−に印加する。

ＮＡＮＤケート−には周波数２０４８Ｈ−の分周出力Ｑ
ｕが印加され、アラームの間欠信号と重畳され、インバ
ーターを介してアラーム出力端子ＡＬＯに出力される。

一方、リセットされた第４の分周回路（５）は秒信号Ｓ
Ｏの計数を再開し、一定時間、１２８秒後、出力Ｑ３（
ｌが＠１　′となる。このとき、リセット状急にあるフ
リップフロップ（９）の出力８ＮＵ”１　　“であるた
め、出力Ｑ３０はＡＮＤゲート−を介して、アラーム７
リツプフロツプ（８）をリセットする０よりて、ＮＯＲ
ゲート−昧アラームフリップフロップ（８）の出力によ
り連断され、アラーム制御信号ＡＬＳは＠０”となｐ１
アラームが止まる０スヌーズは、アラーム伏動に於いて
、アラーム入力端子ＡＬＩＮに＠０”−＠１”−＠０″
の信号を所定時間内に印加する。アラーム入力端子ＡＬ
ＩＮが０”−＠１″となると、信号ＡＬＨは＠　ＯＩｌ
、＠　Ｉ　　ＩＩに立ち上がり、このとき、ＮＡＮＤゲ
ー）ＩＩＩからＬセットパルスＰＵ１が出力され、スヌ
ーズフリップフロップ（９）がセットされると共に、第
４の分周回路６１がリセットされる。スヌーズフリップ
フロッグ＋９１がセットされることにより、信号ＳＮは
＠１　′となシ、またＤ−ＦＦ＠の出力Ｑも１１”であ
るため、ＮＯＲケート（２）はアラーム制御信号ＡＬ８
を＠０”として、アラームを停止させる。一方、Ｄ−Ｆ
Ｆ（至）の出力ＱはＡＮＤゲート−を萼通状急にしてい
るため、所定時間後、分局出力Ｑ２５が＠１”となると
、スヌーズ７１ノツブフロブブ（９麹再びリセットされ
てしまうため、分局出力Ｑ２５が出力されないうちに、
アラーム入力端子ＡＬＩＮ’（］−＠１　”−＠０１に
しなければならない。アラーム入力端子ＡＬ　ＩＮか＠
０″になると、Ｄ−ＦＦ国の出力頁は＠０°となり、Ａ
ＮＤＮＯゲート遮断すると共に、セ、）ノくルスＰＵ２
が出力され、第４の分周回路（５）が再びリセｙｌ’さ
れる。従って、第４の分周回路（５）が計数を再開して
から出力される分局出力Ｑ２５はＡＮＤＮＯゲート遮断
され、またスヌーズフリップフロップ（９１の出力１覆
は°０°であり、ＡＮＤゲート−が遮断されているため
、分局出力Ｑ３０も遮断されるのでアラームフリ、ブフ
ロブブ（８）はリセットされない。そして、２５６秒後
、分周出力Ｑ３１か”１”となると、ＮＯＲゲート−の
出力が＠０１となるため、スヌーズフリップフロップ（
９）かりセットサれ、信号８Ｎは＠０”となる。このと
き、ＮＯＲゲートＵはアラーム制＃信号ＡＬＳを１１２
として、スヌーズによるアラームが為される。

テストモード選択回路（至）は４段継続接続された’ｌ
”−ＦＦ＃１ｉｌ（２）−から成り、初段のＴ−ＦＦ−
の人力にはＮＡＮＤゲート−が接続されている０ＮＡＮ
Ｄゲート−の入力には三値検出回路（６）の出力ＡＬＨ
及びアラーム出力端子ＡＬＯの浦号が印加されている。

従りて、テストモード選択回路（至）は、アラーム入力
端子ＡＩ、ＥＮ６るいはアラーム出力端子ＡＬＯのいず
れかを１１”に固定し、他方に所定数のパルスを印加す
ることによりて、そのノ（ルスを軒数するのである。そ
して、テストモード選択回路（至）に設定された内容は
、各段の出力ＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４によつＣ
１テストノ；ルス発生回路■に印加される。ところが、
通常前作状態に於いて、アラーム信号がアラーム出力端
子ＡＬＯから出力されているとき、スヌーズに入れる場
合、アラーム入力端子ＡＬ　ＩＮを１１”とするか、こ
のとき・、信号ＡＬＨに依りてＤ−ＦＦ儲の出力ＱがＮ
ＯＲゲー）ｉｌｌ）のアラーム制御信号ＡＬＳを＠０″
とするまでの間、第２図の波形図に示される如く、アラ
ーム出力端千人ＬＯの信号と信号ＡＬＨ（この信号はチ
ャタリングを含んでいる）との論理積がＮＡＮＤゲート
槌に於いて出力される。従って、この信号をテストモー
ド過択回路薗か計数しない様にしなければならない。そ
こで、テストモード選択回路−のＴ−ＦＦＷｅ９５１１
闘の各リセット端子Ｒには、アラーム音の作成に用いら
れる第１の分周回路（シの分周出力Ｑｌｌが印加されて
いる。よって、ＮＡＮＤゲート−の出力にパルスが生じ
る時には、分局出力Ｑｏによって常にリセットがかかっ
ているのである。従りて、通常納作状急に於いて、テス
トモード選択回路−を常時リセットするためのリセット
回路が省けるのである。更に、後述の説明で明らかにな
るが、分周出力Ｑｏとアラーム信号との時間的遅れに依
つて、誤軒数しても良い様に、テストモードに入る時の
テストモード選択回路（至）の計数内容を「７」以上に
設定している。

テス）　ハ）レス発生回路部はＮＡＮＤゲート軸−５ｅ
ａ及びインバータ＠ａｉａｌｌａより構成され、ＮＡＮ
Ｄゲート−はテストモード選択回路−の内容が１０進数
で「７」になったとき、リセットノくルスＲｇｓｇ’ｒ
を発生し、第２０分周回路４３１．第６の分周回路（４
）、セットパルス発生回路（７１及びＮＯＲゲート（至
）、ＮＡＮＤケート−を介して第４の分周回路（５）を
リセットする。ＮＡＮＤゲート−には、ＴＭ４、ＴＭｌ
が、ＮＡＮＤゲート（至）にはＴＭ４、ＴＭｌが、また
ＮＡＮＤゲート□□□にはＴＭ４、Ｔ肩及びＡＬＨが印
加されると共に、各々のＮＡＮＤグート−ｍ−には、ア
ラーム出力端子ＡＬＯに印加される信号がインバーター
を介して、共通に印加されている。そして、各々の出力
は、テストパルスＴＥ８ＴＰ１．１Ｂ８ＴＰ２、ＴＥＳ
ＴＰ６として出力され、テストパルスＴＢＳＴＰ１はＮ
ＡＮＤゲート（２）及びインバータＱ？＋を介して第６
の分周回路（４）に、テストパルス’ｒＥｓ’ｒｐｚは
ＮＡＮＤゲート（２）及びインバータ（支）を介して第
４の分周回路（５）に、テストパルスＴＥＳＴＰ３ＨＮ
ＡＮＤケート鵠を介してｆ＃Ｊ２の分周回路（３）に印
加される。従って、テストモード］！！択回路叫は「７
」以上がセットされたとき、その計数内容に依りて、ど
の分周回路を選択するかを決定するのである０ 次に第６図のタイミング図を参照してテストモードの動
作を説明する。先ず、通常動作状勝からテストモードに
するために、アラーム入力端子ＡＬＩＮに中間レベルの
信号を印加する。三値検出回路（６）は中間レベルを検
出し、１６号人ＬＨを＠０”に、信号ＡＩ、Ｍｋ＠１　
　”にする。（第６図ａ点）ｏ（！Ｊ号ＡＬＭはｏｎケ
ート−を介して、ＮＡＮ［）ケート−に印加されるので
、ＮＡＮＤゲート−は導通状態となり、第１の分周回路
（２）の分周出力Ｑｎをインバーターを介してアラーム
出力端子ＡＬＯに出力する。従って、この状態に於いて
、アラーム出力端子ＡＬＯの周波数を測定し、゛発振回
路（１）の発振周波数・ビ面整することができると共に
第１の分周回路（２）の動作テストが行え得る。次に、
アラーム出力端子ＡＬＯに出力される出力Ｑｏが＠０”
となったとき、端子ＸＩあるいは■０から水晶振１子■
を分離する等の手段に依って、発振回路（１１の発振を
停止させ、出力Ｑｕを＠０”に保持し、テストモード選
択回路頭のリセットを解除させる。（第６図す点）。そ
して、アラーム出力端子ＡＬＯに外部よシ強制的に“１
”を印加して、ＮＡＮＤゲート−を導通ロエ能状態とし
、ｒラーム入力端子ＡＬＩＮに１１”となるパルスを８
個印加する。従って、信号ＡＬＨに生じる８個のノくル
スはＮＡＮＤケート關ヲ介してテストモード選択回路−
に計数される。７個目のパルスが計数されると、テスト
モード選択回路ｔｔＵの出力ＴＭ４、ＴＭ６、ＴＭ２、
ＴＭｌはｒｏｌｌｌＪとなり、ＮＡＮＤケート−からは
インバータ＠を介してリセット信号ａＦＸｓｇ’ｒが出
力され、第２、第５、第４の分周回路（３）（４）（５
）及びセットパルス発生回路（７）がリセットされる。

また８個目のパルスが計数されると、テストモード遺択
回路備の内容は「１０００」となり、論理積ＴＭ１．Ｔ
Ｍ４及びＴＭ２．１Ｍ４が″１＠となるため、ＮＡＮＤ
ゲート−及びＮＡＮＤゲート藺が導通可能状態になる。

そこで、アラーム入力端子ＡＬＩＮを′０”、即ち信号
ＡＬＨを′″０”としたまま、アラーム出力端子ＡＬＯ
に所定数、所定周波数のパルスを印加すると、そのパル
スはインバーターを介して、ＮＡＮＤゲート−愉に印加
されるが、ＮＡＮＤゲート間は信号ＡＬＨに依り、禁止
されているため、ノクルスはＮＡＮＤケートωのみを介
して、テストノくルスＴＥＳＴＰ１として出力され、第
６の分周回路（４）に印加される。従って、第６の分周
回路（４）に任意の値を設定でき、テストが実施される
。

次に上述の状態に於いて、アラーム出力端子ＡＬＯを′
″０″としたまま、アラーム入力端子ＡＬＩＮに所定数
、所定周波数のパルスを印加すると、信号ＡＬＨに生じ
るパルスはＮＡＮＤケート翻を介して゛、テストパル’
ｘＴＥ８ＴＰ５として出力され、第２の分周回路（３）
に印加される。

また、アラーム入力端子ＡＬＩＮを”０”、即ち信号ｋ
ＬＨを“Ｕ”にしたまま、アラーム出力端子ＡＬＯを“
１　′とした後、アラーム入力端子ＡＬＩＮに９個目の
パルスを印加する。よって、１６号ＡＬＨに生じる９個
目のパルスはＮＡＮＤケート６３を介して、テストモー
ド選択回路部に印加ニ、／ されテストモード選択回路薗は内容かｒｌｏｏｌ」とな
り、Ｗｔｉ理積ＴＭ１・１Ｍ４及びＴＭ２・１Ｍ４が″
　１　”となる。即ち、ＮＡＮＤケート愉翻が辱通りＪ
能状態となるが、ＮＡＮＩＪケート（９）には信号ＡＬ
Ｈ”ＬＪ　″が印加されるため、テストパルスＴＥｓＴ
ｐ３ｈ出力されない。この状態でアラーム出力端子ＡＬ
Ｏに所定数、所定同波数のパルスケ印加すると、このパ
ルスは、インバータｆｆｉ＆ひＮＡＮＤケート（至）を
介して、テストパルスＴＥ８ＴＰ２として、第４の分周
回路（５）に印加される。

よって、第４の分周回路（５）のテストが行え得るので
ある。

更に、アラーム出力端子λ−ＪＬ、Ｏｔ−“１　”とし
て、７　ラ−広入力端子ＡＬＩＮに１０個目のパルスを
印加すると、テストモード選択回路部の内容は［１０１
０Ｊとなり、論理積ＴＭ１・１Ｍ４が１”となるので、
テストパルスＴＥ８ＴＰ　１の出力が５Ｊ能となる。

この様に、テストモード選択回路−にパルスを印加して
、順次内容を変えることに依り、テスト七−ドが繰り返
し、選択できるものである。第１表はテストモード選択
回路０１の内容と、発生可能なテストパルスを示す。

第１表 テストモート勇択回路αＧに次定された内容に於いて、
２種類のテストパルスが指定される場合には、前述した
如く、アラーム入力端子ＡＬＩＮがらパルスを印加する
か、あるいはアラーム出力端子ＡＬＯからパルスを印加
するかｅこよって選択できるのでおる。

また、第１表の如く、テストモード選択回路αＧは、１
０進数で「６」まではテストモードに入らない様に設定
されている。これは、前述した如く、テストモード選択
回路−會、通常動作状態に於いて、リセットしている分
局出力Ｑｌｌとアラーム信号との時１司的遅れに依って
、誤計数して吃良い様に余裕を持たせているのである。

上述の如く、本発明によれば、アラーム入力端子とアラ
ーム出力端子とがテスト端子として兼用でさるため、端
子数が増加するのを防ぐことができ、また、テストモー
ド選択回路のリセットが、アラーム４Ｍ号と同一周波数
の分局出力に依って行なわれるため特別なリセット回路
が不要となり、素子数が琳少するものである。更にテス
トモード選択回路で内部回路紮個別にテストできるので
、テスト時間が大幅に短縮されるものである。

【図面の簡単な説明】

第１図は本発明の実施例を示す論理回路図、縞２図及び
第６図は第１図に示された実施例の動作を示すタイε７
７図である。 （１）・・・・・・発振回路、　＋２１　＋３１　＋４
１　＋５１・・・・・・第１、第２、第６及び第４の分
周回路、（６）・・・・・・三値検出回路、（７）・・
・・・・セットパルス発生回路、（８）・・・・・・ア
ラーム７リツグフロツグ、（９）・・・・・・スヌーズ
フリップフロップ、ｕト・・・・・テストモード選択回
路、Ｑト・・・・・テストパルス発生回路。 羽 ：　　　ＯＶ１’　　Ｋ　　　ｃ ＧＩＪＪ−１；； （矢　　！　　−

Claims (1)

【特許請求の範囲】
1. １、水晶振動子等が外部に接続されて基準信号を発生す
   る発振回路と、該発振回路の出力を分周し、所定の周波
   数のパルスを出力する分周回路と、アラーム一致信号が
   印加される第１の端子と、前記分周回路の分周出力に依
   って６成された可聴周波数のアラーム徊号を出力する第
   ２の端子と、前記第１の端子に印加された中間レベルの
   信号を検出し、テストモードの初期状鰍を作るための信
   号を発生する三値検出回路と、前記ｗＸ１の端子あるい
   は前記第２の端子のいずれかを所定レベルに固定するこ
   とによシ、他方の端子に印加されたパルスを針数して、
   テストモードを指定するテストモード選択回路とを備え
   、通常動作状物に於いて、前記第２の端子からアラーム
   信号が出力されているとき、前記第１の端子からの信号
   を前記テストモード選択回路が計数することを禁止する
   ために、前記アラーム信号を作成した前記分周出力をテ
   ストモード選択回路のリセット端子に印加すると共に、
   ＠記テストモード遺択回路が所定数以上計数したときテ
   ストモードに入る様、その出力が用いられゐことを特徴
   とする電子時計用集積回路。