JPS5985983A - 電子時計回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ストップウォッチ機能を有した電子時計回
路の改良に関するものである。

第１図はこの種の電子時計回路の従来例を示す。

図においてＩｌｌは基準周波数倍ｅ　ｔｌｏｌを発生す
る信号発生器で、例えは水晶１発振器から得られる信号
を分周して、１（Ｈｚ）の正確な基準周波数信号（ｌＯ
）を発生する。（川は秒計数回路で、基準周波数信号（
１０）を計数して００秒から５９秒に相当する秒信号（
１１０）を発生し、またこの秒信号（１１０）が５９秒
から００秒に変るときに桁上げ信号（Ｉｌｌ）を発生す
る。この桁上げ信号（Ｉｌｌ）は、１分周期の信号にな
っている。

（１２）Ｐよ分計数回路で、桁上げ信号（１１１）を計
数して００分から５９分に相当する分信号（１２０）を
出力すると吉もにこの分信号（１２０）が５９分から０
０分、に変る　゛ときに桁上げ信り・（１２１）を発生
する。この桁上げ信号（１２１）　ｌ伏１時間周期の信
号である。ＯＳは時計数回路で、桁上げ信号（１２１）
を計数して００時から２３時に相当する時信号（１３０
）を発生するとともに、この時信Ｓ）　（１３０）が２
３時から００時に変るときに桁上げ信号（１３１）を出
力する。この桁上げ信釈１３１）は１日周期の信号であ
る。（１４）は日計数回路で、桁上げ信号（１３１）を
計数して０１日から３１日に相当する日信号（１４０）
を出力する。各信号（１１０）、（１２０）。

（４３０）　、（１４０）は、例えば液晶を用いた表示
器に送られ夫々秒、分、時、日をディジクル型式で表示
するのに使われる。（１５）は基準周波数信号（１０）
を計数する秒計数回路で、ストップウォッチ信号（１６
０）が写見られた期間中の基準周波数倍５　（ｌｏｔを
計数し、秒信号（１５０）を出力する。このように従来
の電子時計回１洛は、秒、分、時、日、及びス１−ツブ
ウォッチ機能時の秒を表示するために大々別々の計数回
路を用いており、上側のように合計５つの計数回路（１
１）〜０５）が必要である。この計数回路は、例えばフ
リップ７０ツブなどを用いて構成されもが数多くの回路
素子を使用する必要があり、これを含めて集積回路を構
成する場合において宝、この集積回路の大半が計数回路
で占められる結果になる。

この発明は上記した点に鑑みてなされたものであり、日
計数回路とストップウォッチ機能時の秒計数回路を兼用
するようにして回路構成の簡略化を計った電子時計回路
を提案するものである。

第２図はこの発明の、他の実施例を示す。

この実施例は、ストップウォッチ機能を有する電子時計
回路であり、簡単には通常は日信号を計数する計数回路
にストップウォッチの計数機能を行わせるものである。

信号発生器（１）、秒、分、時の計数回路（１１）０匂
輪は第１図と同様に秒信号出ブハ分信号出力（ｌｘｏ）
（ｔ２ｏ）（ｔ３ｏ）を出力する。（転））は時計数回
路（ｌ′４の桁上げ出力（１３１）を記憶するメモリ回
路で、リセット信号（０３６）を受けるリセット端子Ｒ
３を有している。（２４）は計数回路で、通常時時間の
桁上げ信号が入力され、ストップクーオツチ機能時、秒
信号が入力される入力端′子Ｉの他に、通常時、日信号
を、ストップウォッチ機能時、秒信・号を出力信号（２
４０）として発生する出力端子Ｑ１データ信号（０２４
）を受は名データ入力端子Ｄ、リセット信号（６５０）
を受けるリセット端子Ｒ１及びストップウォッチ信号（
１０６）を受ける命令入力端子りを持っている。この計
数回路（財）は、上記入力端子ＩＫ大入力れる信号を計
数する第１の機能と、リセット信号（６５０）によって
計数値をリセットする第２の機能と、命令入力端子りへ
のストップクオツチ信Ｓｊ　（１６０）によってデータ
信９　（０２４）の入力を受けてこれをプリセットする
第３機能とを持っている。３ηは別のメモリ回路であり
、計数回路伝夷の計数出力端子Ｑからの出力信号（Ｂ２
Ｏ）をストップウォッチ信号（１６０）に基づいて記憶
する。州はスイッチ回路で、同じくストップウォッチ信
号（１６０）により計数回路（２４）へのデータ入力信
号（０２４）を出力する。（６（へ）は計数回路（２４
）の出力（２４０）を判定し、また信号（１６０）を受
けてリセット端子Ｒ１へのリセット信号（６５０）を発
生する。これは６０秒を判定する機能と、３２日を判定
する機能をもっている。（７１）はメモリ回路−と入力
端子■との間のスイッチ回路、（ロ）はスタートストッ
プ切換回路で、信号発生器Ｉｌｌからの信号（１０）と
スタートストップ信９　（０８１）を受け、スイッチ回
路債）への出力信号（８１０）を出力する。出力信号（
８１０）は、スタートのときに秒信号となりストップの
ときにはＬレベルに固定される。なおストップウォッチ
信号（１６０）は計数回路（２４１のデータ入力命令端
子Ｌ１及びスイッチ回１洛ｆｆｌ＋へも与えられている
。なお文イツチ回ＦＩＰｊｆｆｔ）は信号（１６０）に
応じて出力（３６０）ま・たけ（８１０）を切換えて出
力する。

第３図は上記計数回路（財）の具体的構成例を示す。

図中（ｇｇｘ）〜（２２６）はＪＫツリツブプロップ、
（２３１）〜（２４ｇ）はＡＮＤ回路、（２５１）〜（
２５７）はインパーク、（２６１Ｘ２６２）はＮＡＮＤ
　　回路、（２７１）はＯＲ回路、（２８０）〜（＋１
！９９）はＮＯＲ回路である。これは６４進の計数回路
であり、Ｑｌ〜Ｑ６の６つの出力端子で６ビツトの出力
信９　（ｇｌｏ）を出力する。これに合せてデータ信′
）ｊ（０２ｘ）の入力端子りも６個り、・−り、設けら
れて−る。端子Ｂへのメモリ信号（３１０）は常態では
Ｌレベルになっており、従って／ＶＪＤ同Ｍ　（１３３
１）を介して端子Ｉへの基準周波数信号（１ｏ）がＯＲ
回路（２７１）を通って各ＪＫフリップフロップ（２２
１）〜（２２６）のＴ端子に与えられ、この状態では各
７リツププロツプが基準周波数倍＋　ｔｉｏ＋を計数す
る。フリップ７０ノ、プ（２２１）〜（９２６）は順次
前段クリップフロップの／２の周波数でカクントＷｔ　
ｆ’ｒ＝を行ない、クリップフロップ（２２１）〜（２
２６）のウエートは、夫々１．２．４．８．１６．３Ｂ
となる。端子Ｑ１〜Ｑ６の出力をＮＯＲ回路（２８０）
で綜合すれば出力端子ＯＫは、００が計数されたときに
Ｈレベル出力が得られる。

端子Ｒ１へのリセット信Ｑ　（４０５）がＨレベルにな
れば、各７リツププロツプ（２２１）〜（２２６）のリ
セット端子ＲはＨレベルとなり、各７リツプ７０ツブ（
２２１）〜（２２６）がリセットされる。命令入力端子
りへのデータ入力命令（４０６）がＨレベルになると端
子Ｄ１〜Ｄ６へのデータ信号（（１２１）が各ＪＫツク
ッププロップ（２２１）〜（２２６）のＪＫ４子に与え
られ、ζθ状惑で各７リツプフロツプ（２２１）〜（２
２６）のＴ端子へ１つのタロツクが与えられると、デー
タ信号（０２１）が各７リツプ７０ツブ（Ｑｌ）　〜Ｃ
２２６）　Ｋプリセットされる。この状態で更に、各７
リツププロツプのＴ端子へ１クロツクが与えられると、
計故回路側はプリセットされたデータ信Ｉ；）（０２１
）の値に１を加えた数を付加計数し、（データ信豊値＋
１）の付加計数出力をＱ１〜Ｑｌに発生する。プリセッ
トのためのクロックと、付加計数のためのクロックは、
端子Ｂへのメモリ４ｙ１号（３１０）が１ルベルとなつ
之ときに、タロンクｌ＠子ＣからＡＲＤ回路（２３２）
　、　ＯＲ回路（２７１）を通じて各クリップフロップ
（２２１）〜（２２６）のＴ端子へ与えられる。

この、俤に構成されたストップウォッチ機能を有した電
子時計に卦いて、その動作について説明する。通虐の時
計動作では、一旦メモリ回路（３６）で記憶された時計
数回路（１騰の桁上げ信号（１３１）をスイッチ回路の
）を通じて計数回路（２４）が計数し、その出力（２４
０）は白信号となっている。ストップウォッチ信号（１
６０）がＨレベルになり、ストップウォッチ命令が出さ
れると、そのときの計数回路（財）の出力（２４０）が
メモリ回路＠ηに記憶されるとともに、判定回路（（至
）がリセット信号（６５０）を出力し、−計数回路（２
４）をリセットする。併せて信号（１６０）がＨレベル
になることにより、スイッチσすが切換わり、出力（３
６０）に代って出力（８１０）を計数回路（財）の入力
端子Ｉに結合する。スタートストップ信号（０８１）が
スタートとなりストップウォッチ動作の開始が指示され
ると、信Ｑ　（８１０）は秒信号となり、これが計数回
′路（２４）で計数される。信号（０８１）がストップ
となり、ストップウォッチの停止が指示されると、信号
（ｓｉｏ）はＬレベルとなり、計数回路（財）の計数動
作は停止し、信号（９４０）によりストップウォッチで
計時された秒信号が出力され、これが表示器で表示され
る。なおストップウォッチの計時期間中に、出力（２４
０）が６０秒となれば、判定回路（（至）けリセット信
＄　（６５０）を出力駿、計数回路ｅ２４）を００秒に
する。

次は再び通常の計時動作に戻すときＫは、信号（１６０
）がＬレベルにされる。この結果、メモリ回路（３７）
の記憶内容（白信号）がスイッチＱ＞６）を通じて計数
回路（２葡のデータ入力端子りに与えられ、これが計数
回路（２４）にプリセットされる。ストップウォッチと
しての使用中に時計数回路−からの桁上げ信号（１３１
）が出ると（午前零時にストップウォッチとして使用す
るとこ澄なる）メモリ回路（鏝がこの桁上げ信号（１３
１）を記憶するので、通常の計時動作に戻ってメモリの
ηの内容が計数回路シ４）にシリセットされたときに、
計数回路（２４）が１つの付加計数を行なう。計数回路
（財）の出力（２４０）が３２日に相当する信号になれ
ば、信号（６５０）がＨレベルと々シ、計数回路ρ噂が
リセットされ、出力（２４０）は１日に相当する信号と
なる。従って、この実施例のものでは、ストップウォッ
チ機能のために特別な計数回路を付加する必要がない。

以上のようにこの発明回路によれば、より少ない計数回
路を用いて所要の機能を行なわせることができ、小形で
安価な電子時計回路を実現できる。

【図面の簡単な説明】

第１図は従来回路のブロック図、第２図はこの発明回路
の一実施例を示すブロック図、第３図は計Ｆ（回＋６　
（２−１＋の具体的構成例を示す図である。 図中；１）は゛信号発生器、（１１）　（＋？）　（＋
３）（＋４）　（２旬は計数回路、（３Ｇ）６３′７）
はメモリ回路、（へ）はスイッチ回路、＋６５）は判定
回路、（７１）＃′ｉスイッグー回路、イ１）はスター
トストップ切換回路でちる。 代理人　　大　岩　増　雄 第１図

Claims (1)

【特許請求の範囲】
1. 通常時、時間の桁上げ信号が入力され、−ストップウォ
   ッチ機能時、秒信号が入力される入力端子Ｉと通常時日
   信号をストップクオツチｖ！ｉ能時、秒信号を出力信号
   として発生する出力端子Ｑと、データ信号を受けるデー
   タ入力端子りと、リセット信号を受けるリセット端子Ｒ
   １と、ストップウォッチ信号を受けるデータ命令入力端
   子りとを具備し、上記入力端子Ｉに入力される信号を計
   数する第１の機能と、上記リセット端子Ｒ８へのリセッ
   ト信号によって計数値をリセットする第２のＩＩ船と、
   上記データ命令入力端子りへのストップウォッチ信号に
   よって上記データ入力端子りへの上記データ信号の入力
   を受けてこれをプリセットする第３の機能とを有した計
   数回路、この計数回路の出力端子Ｑからの出力信り及び
   ストップクオッグ・信号が入力され、上記出力信号を上
   記ストップウォッチ信号に基づいて記憶するメモリ回路
   、このメモリー回路からのメモリ出力信号及びストップ
   ウォッチ信号が入力され、このメモリ出力信号を上記ス
   トップウォッチ信号により上記計数回路のデータ入力端
   子りへのデータ信号を…力するスイッチ回路、上記計数
   回路の出力端子Ｑからの出力信号を受けてこの出力信号
   を判定し、かつ上記ストップウォッチ信号を受けて上記
   計数回路のリセット端子へのリセット信号を出力する判
   定回路を備えた電子時計回路。