JPS58155707A - プランジヤ−駆動回路 - Google Patents
プランジヤ−駆動回路Info
- Publication number
- JPS58155707A JPS58155707A JP57038454A JP3845482A JPS58155707A JP S58155707 A JPS58155707 A JP S58155707A JP 57038454 A JP57038454 A JP 57038454A JP 3845482 A JP3845482 A JP 3845482A JP S58155707 A JPS58155707 A JP S58155707A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- plunger
- drive circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/06—Electromagnets; Actuators including electromagnets
- H01F7/08—Electromagnets; Actuators including electromagnets with armatures
- H01F7/18—Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンデンサへの充放電電流を利用したプランジ
ャー駆動回路に係り、簡単な構成で故障の少ない優れた
プシンジャー駆動回路を提供することを目的とするもの
である。
ャー駆動回路に係り、簡単な構成で故障の少ない優れた
プシンジャー駆動回路を提供することを目的とするもの
である。
一般にμンデンサへの充放電電流を利用してプランジャ
ーを駆動するプランジャー駆動回路として第１図に示す
ように構成したものが知られている。第１図において制
御入力端子ａに正の電圧が印加されているとトランジス
タＱ４がオンしており、コンデンサＣの両端はプランジ
ャーＰを介して短絡されている。そして、この状態では
トランジスタＱ１ がオン、トランジスタＱ２がオフの
状態を継続しておりトランジスタＱ３もオフの状態にあ
る。
ーを駆動するプランジャー駆動回路として第１図に示す
ように構成したものが知られている。第１図において制
御入力端子ａに正の電圧が印加されているとトランジス
タＱ４がオンしており、コンデンサＣの両端はプランジ
ャーＰを介して短絡されている。そして、この状態では
トランジスタＱ１ がオン、トランジスタＱ２がオフの
状態を継続しておりトランジスタＱ３もオフの状態にあ
る。
今、制御入力端子ａに負の電圧が印加されたとするとト
ランジスタＱ１．Ｑ４が先ずオフし次層でトランジスタ
Ｑ２＋Ｑ３がオンする。したがって、この瞬間にトラン
ジスタＱ３．プランジャーＰを介してコンデンサＣに充
電電流が流れプランジャーＰがこの充電電流によって駆
動されることになる。
ランジスタＱ１．Ｑ４が先ずオフし次層でトランジスタ
Ｑ２＋Ｑ３がオンする。したがって、この瞬間にトラン
ジスタＱ３．プランジャーＰを介してコンデンサＣに充
電電流が流れプランジャーＰがこの充電電流によって駆
動されることになる。
そして制御入力端子ａに再び正の電圧が印加されるとト
ランジスタＱ４．Ｑ４がオンジ、トランジスタＱ２．Ｑ
３がオフするためコンデンサＣに蓄積された電荷がプラ
ンジャーＰ、トランジスタＱ４ヲ、介して放電され元の
状態に復帰する○ ところで従来より使用されてｂる第１図図示のプランジ
ャー、駆動回路ではトランジスタＱ３がオノ、トランジ
スタＱ４がオフの状態からトランジスタＱ３がオフ、ト
ランジスタＱ４がオンの状態に切換わる瞬間に上記両方
のトランジスタＱ３．Ｑ４が瞬間的にオンすることがあ
り、これらのトランジスタＱ３．Ｑ４に過大な電流が流
れ上記トランジスタＱ３．Ｑ４が破壊される可能性があ
った。
ランジスタＱ４．Ｑ４がオンジ、トランジスタＱ２．Ｑ
３がオフするためコンデンサＣに蓄積された電荷がプラ
ンジャーＰ、トランジスタＱ４ヲ、介して放電され元の
状態に復帰する○ ところで従来より使用されてｂる第１図図示のプランジ
ャー、駆動回路ではトランジスタＱ３がオノ、トランジ
スタＱ４がオフの状態からトランジスタＱ３がオフ、ト
ランジスタＱ４がオンの状態に切換わる瞬間に上記両方
のトランジスタＱ３．Ｑ４が瞬間的にオンすることがあ
り、これらのトランジスタＱ３．Ｑ４に過大な電流が流
れ上記トランジスタＱ３．Ｑ４が破壊される可能性があ
った。
本発明は以上のような従来の欠点を除去するものであり
、簡単な構成でトランジスタの破壊の少ない優れたプラ
ンジ４・−駆動回路を提供するものである。
、簡単な構成でトランジスタの破壊の少ない優れたプラ
ンジ４・−駆動回路を提供するものである。
以下本発明のプランジャー駆動回路について一実施例の
図面とともに説明する。第２図は本発明のプランジャー
駆動回路における一実施汐１１の電気的結線図であり、
図中第１図と同一符号を付したものは第１図と同一機能
を有する回路素子を示している。そして、第２図に示す
実施例では放電１月のトランジスタＱ４として充電用の
トラン・ジスタＱ３と逆 性のトランジスタを使用し、
これらのトランジスタＱ３．Ｑ４のエミツタを互に接続
し、ここにプランジャーＰ、コンデンサＣの１育夕１１
回路を接続している。まだトランジスタＱ ３ ｅ Ｑ
４のベースについてもそれぞれ共通にトランジスタＱ
２のコレクタに接続しトランジスタＱ、〜Ｑ４及び抵抗
Ｒ１，Ｒ２によってシングルエンドプッシュプル回路を
構成している。
図面とともに説明する。第２図は本発明のプランジャー
駆動回路における一実施汐１１の電気的結線図であり、
図中第１図と同一符号を付したものは第１図と同一機能
を有する回路素子を示している。そして、第２図に示す
実施例では放電１月のトランジスタＱ４として充電用の
トラン・ジスタＱ３と逆 性のトランジスタを使用し、
これらのトランジスタＱ３．Ｑ４のエミツタを互に接続
し、ここにプランジャーＰ、コンデンサＣの１育夕１１
回路を接続している。まだトランジスタＱ ３ ｅ Ｑ
４のベースについてもそれぞれ共通にトランジスタＱ
２のコレクタに接続しトランジスタＱ、〜Ｑ４及び抵抗
Ｒ１，Ｒ２によってシングルエンドプッシュプル回路を
構成している。
上記実施例において制御入力端子ａに入力信号が印加さ
れていない場合にはトランジスタＱ１ がオフしており
トランジスタＱ２．Ｑ４がオン、トランジスタＱ３がオ
フの状態にある。したがって、この場合にはコンデンサ
Ｃがプラ・ンジャーＰ、トランジスタＱ４を介して短絡
されておりコンデンサＣの電荷は完全に放電されている
。
れていない場合にはトランジスタＱ１ がオフしており
トランジスタＱ２．Ｑ４がオン、トランジスタＱ３がオ
フの状態にある。したがって、この場合にはコンデンサ
Ｃがプラ・ンジャーＰ、トランジスタＱ４を介して短絡
されておりコンデンサＣの電荷は完全に放電されている
。
今、制御入力端子ａＫ正の入力信号が印加されたとする
とトランジスタＱ１ がオンし、トランジスタＱ２がオ
フするため、トランジスタＱ４がオフし、トランジスタ
Ｑ３がオンする。したがって、トランジスタＱ３＋プラ
ンジャーＰを介してコンデンサＣに充電電流が流れプラ
ンジャーＰがこの充ｉｔ流によって駆動される。ところ
で、この場合トランジスタＱ４はトランジスタＱ３より
アース側に接続されており、トランジスタＱ３がオンす
る以前に必ずオフすることになる。すなわちトランジス
タＱ３がオンするだめにはそのベース電位■ がエミ・
ツタ電位ＶＥよりトランジスタＱ３のベース、エミ・フ
タ間電圧ｖＢＥだけ高い電位（Ｖ Ｅ ＋ Ｖ Ｂ Ｅ
）にならなければならないがトランジスタＱ はその
エミッタ電位ＶＥからトランジスりＱ４のベース、エミ
・ンタ間亀圧■ＢＥ を引いた電位（ＶＥ ＶＢＥ）よ
り高くなりさえすればオフすることになるだめ、トラン
ジスタＱ２がオンｉ＝らオフに切換わりそのコレクタ電
位が上昇する過程においては必ず先にトランジスタロ４
力！オフし、次いでトランジスタＱ３がオンすることに
なる。
とトランジスタＱ１ がオンし、トランジスタＱ２がオ
フするため、トランジスタＱ４がオフし、トランジスタ
Ｑ３がオンする。したがって、トランジスタＱ３＋プラ
ンジャーＰを介してコンデンサＣに充電電流が流れプラ
ンジャーＰがこの充ｉｔ流によって駆動される。ところ
で、この場合トランジスタＱ４はトランジスタＱ３より
アース側に接続されており、トランジスタＱ３がオンす
る以前に必ずオフすることになる。すなわちトランジス
タＱ３がオンするだめにはそのベース電位■ がエミ・
ツタ電位ＶＥよりトランジスタＱ３のベース、エミ・フ
タ間電圧ｖＢＥだけ高い電位（Ｖ Ｅ ＋ Ｖ Ｂ Ｅ
）にならなければならないがトランジスタＱ はその
エミッタ電位ＶＥからトランジスりＱ４のベース、エミ
・ンタ間亀圧■ＢＥ を引いた電位（ＶＥ ＶＢＥ）よ
り高くなりさえすればオフすることになるだめ、トラン
ジスタＱ２がオンｉ＝らオフに切換わりそのコレクタ電
位が上昇する過程においては必ず先にトランジスタロ４
力！オフし、次いでトランジスタＱ３がオンすることに
なる。
したがって、トランジスタＱ３＋（Ｑ４が共にオンしこ
こに過大な電流が流れることがない。
こに過大な電流が流れることがない。
次に制御入力端子ａに印加された入力信号カニなくなっ
たとする。この場合にはトラン・ジスタＱ１がオフし、
トランジスタＱ２がオンするためトランジスタＱ３がオ
フし、トランジスタＱ ４７５ｈオンする。したがって
、コンデンサＣに蓄積された電荷がプランジャーＰ、ト
ランジスタＱ４を介して放電し元の状態に復帰する。そ
して、この場合には前述した理由と逆の理由により先に
トランジスタＱ３がオフし、後でトランジスタＱ４がオ
ンするため、これらのトランジスタＱ３．Ｑ４が同時に
オンする瞬間は皆無になる。
たとする。この場合にはトラン・ジスタＱ１がオフし、
トランジスタＱ２がオンするためトランジスタＱ３がオ
フし、トランジスタＱ ４７５ｈオンする。したがって
、コンデンサＣに蓄積された電荷がプランジャーＰ、ト
ランジスタＱ４を介して放電し元の状態に復帰する。そ
して、この場合には前述した理由と逆の理由により先に
トランジスタＱ３がオフし、後でトランジスタＱ４がオ
ンするため、これらのトランジスタＱ３．Ｑ４が同時に
オンする瞬間は皆無になる。
このように、上記実施例によればトランジスタＱ３がオ
ン、トランジスタＱ４がオフの状態からトランジスタＱ
３がオフ、トランジスタＱ４がオンの状態に切換えられ
るとき及びその逆に切換えられるときのいずれの場合に
もトランジスタＱ ３ ＋ Ｑ ４が両方ともオンにな
ることは絶対になく、したがって、これらのトランジス
タに不用意に過大な電流が流れることもなく全体として
きわめて安定した動作を期待することができる。
ン、トランジスタＱ４がオフの状態からトランジスタＱ
３がオフ、トランジスタＱ４がオンの状態に切換えられ
るとき及びその逆に切換えられるときのいずれの場合に
もトランジスタＱ ３ ＋ Ｑ ４が両方ともオンにな
ることは絶対になく、したがって、これらのトランジス
タに不用意に過大な電流が流れることもなく全体として
きわめて安定した動作を期待することができる。
以Ｆ、実施例より明らかなように本発明のプランジャー
駆動回路によれば、簡単な構成でトランジスタに過大に
電流が流れるのを効果的に防止することができ故障の少
ない優れたプランジャー駆動回路を提供することができ
るという利点を有す、る０
駆動回路によれば、簡単な構成でトランジスタに過大に
電流が流れるのを効果的に防止することができ故障の少
ない優れたプランジャー駆動回路を提供することができ
るという利点を有す、る０
第１図は従来のプランジャー駆動回路の電気的結線図、
第２図は本発明のプランジャー駆動回路における一実施
例の電気的結線図である。 Ｑ１〜Ｑ４ ・・・・・・トランジスタ、Ｐ・・・・・
・プランジャー、Ｃ・・・・・・コンデンサ、Ｒ１，Ｒ
２・・・・・・抵抗０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
第２図は本発明のプランジャー駆動回路における一実施
例の電気的結線図である。 Ｑ１〜Ｑ４ ・・・・・・トランジスタ、Ｐ・・・・・
・プランジャー、Ｃ・・・・・・コンデンサ、Ｒ１，Ｒ
２・・・・・・抵抗０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- シングルエンドプッシュプル回路の出力端にプランジャ
ーとコンデンサの直列回路を接続し、上記シングルエン
ドプッシュプル回路の動作により上記プランジャーに上
記コンデンサへの充放電電流を流し、上記プランジャー
を駆動するように構成したプシンジャー駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038454A JPS58155707A (ja) | 1982-03-10 | 1982-03-10 | プランジヤ−駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038454A JPS58155707A (ja) | 1982-03-10 | 1982-03-10 | プランジヤ−駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58155707A true JPS58155707A (ja) | 1983-09-16 |
Family
ID=12525715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57038454A Pending JPS58155707A (ja) | 1982-03-10 | 1982-03-10 | プランジヤ−駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155707A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52103739U (ja) * | 1976-02-04 | 1977-08-06 | ||
| JPS5346264A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Manufacture for magnetron |
-
1982
- 1982-03-10 JP JP57038454A patent/JPS58155707A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52103739U (ja) * | 1976-02-04 | 1977-08-06 | ||
| JPS5346264A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Manufacture for magnetron |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58140649A (ja) | 電圧検出回路 | |
| JP2795027B2 (ja) | Ｉｇｂｔのゲート駆動回路 | |
| JPS58155707A (ja) | プランジヤ−駆動回路 | |
| JPS6010138Y2 (ja) | デ−タ伝送装置 | |
| US6005437A (en) | Bridged driving amplifier and a telecommunication device | |
| JP2611465B2 (ja) | 昇圧回路 | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JP2740174B2 (ja) | インバータ装置 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH0224278Y2 (ja) | ||
| JPS5933910A (ja) | トランジスタのベ−ス回路 | |
| JPS5950134U (ja) | 波形整形駆動回路 | |
| JP3044257B2 (ja) | スイッチング素子の駆動装置 | |
| JPS5972809A (ja) | 電力増幅器 | |
| JPS58142394A (ja) | ネオンランプ切換表示装置 | |
| JPS592407B2 (ja) | ムアンテイマルチバイブレ−タ | |
| JPH04133516A (ja) | Ｍｏｓ ｆｅｔトランジスタ駆動回路 | |
| JPH02130022A (ja) | レベル変換回路 | |
| JPS62264769A (ja) | 垂直偏向回路 | |
| JPS5964922A (ja) | リセツト回路 | |
| JPS62147952A (ja) | サイリスタの駆動回路 | |
| JPH0486158A (ja) | 垂直偏向帰線電圧積み上げ装置 | |
| JPS60255055A (ja) | 半導体スイツチ駆動回路 |