JPS58155755A - Ｉｃメモリ - Google Patents
ＩｃメモリInfo
- Publication number
- JPS58155755A JPS58155755A JP58025684A JP2568483A JPS58155755A JP S58155755 A JPS58155755 A JP S58155755A JP 58025684 A JP58025684 A JP 58025684A JP 2568483 A JP2568483 A JP 2568483A JP S58155755 A JPS58155755 A JP S58155755A
- Authority
- JP
- Japan
- Prior art keywords
- films
- memory
- electrode
- film
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 238000000638 solvent extraction Methods 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は大容量メモリとして好適なＩＣメモリに係り
１％ＩｃＩメモリセル当９１個のトランジスタを用い友
いわゆるｌトランジスタ型のＩＣメモリ（関する。
１％ＩｃＩメモリセル当９１個のトランジスタを用い友
いわゆるｌトランジスタ型のＩＣメモリ（関する。
絶縁ゲート型電界効果トランジスタ（以下、Ｍｏ５ｍト
ランジスタ）を用いた集積回路μ高密度大規模化に好適
であり、大容量ＩＣメモリを実現することができる。と
くにｌトランジスタ型のＩＣメモリはトランジスタと容
量素子とを各−個用いて１個のメモリセルｔ−Ｓａでき
るので重子占有面積が小さく、高密度記憶集積回路とし
て注目されている。従来ｌトランジスタ型のＩＣメモリ
は。
ランジスタ）を用いた集積回路μ高密度大規模化に好適
であり、大容量ＩＣメモリを実現することができる。と
くにｌトランジスタ型のＩＣメモリはトランジスタと容
量素子とを各−個用いて１個のメモリセルｔ−Ｓａでき
るので重子占有面積が小さく、高密度記憶集積回路とし
て注目されている。従来ｌトランジスタ型のＩＣメモリ
は。
容量素子とトランジスタとが活性領域内で個別に形成さ
れ、トランジスタのゲート電極および２個の逆尋電型領
域と容量素子の電極との四豊本が活性領域上に設けられ
る。したがって、より高密度化の友め九これらのｌＩＬ
木の縮少が望ましいことであるが、これら各ｔ’素を縮
小することにより容量素子の容量が減少し、かつ配線の
コンタクトも不確実ｒｃなり、ＩＣメモリの歩留りが低
下する。したがって、従来ｌトランジスタ型のＩＣメモ
リμ十分に倣細化できなかつ九〇 この発明の目的ｒｃ、かかる従来の欠点を解決し。
れ、トランジスタのゲート電極および２個の逆尋電型領
域と容量素子の電極との四豊本が活性領域上に設けられ
る。したがって、より高密度化の友め九これらのｌＩＬ
木の縮少が望ましいことであるが、これら各ｔ’素を縮
小することにより容量素子の容量が減少し、かつ配線の
コンタクトも不確実ｒｃなり、ＩＣメモリの歩留りが低
下する。したがって、従来ｌトランジスタ型のＩＣメモ
リμ十分に倣細化できなかつ九〇 この発明の目的ｒｃ、かかる従来の欠点を解決し。
十分な容量本手容量を確保して、かつ平面形状の小さい
ＩＣメモリｔ−提供することにある。
ＩＣメモリｔ−提供することにある。
この発明の特徴は、基板上ＩＣＭＯ８型トランジスタと
容量菓子とが設けられ、このＭＯ８型トランジスタと容
量素子とが電気的に接続されてメモリセル【形成するＩ
Ｃメモリにおいて、このＭＯ８型トランジスタのゲート
電極と容量菓子の電極とが重なり合っているＩＣメモリ
ｆ：、ある。
容量菓子とが設けられ、このＭＯ８型トランジスタと容
量素子とが電気的に接続されてメモリセル【形成するＩ
Ｃメモリにおいて、このＭＯ８型トランジスタのゲート
電極と容量菓子の電極とが重なり合っているＩＣメモリ
ｆ：、ある。
この発明によれば、従来の平面的に各素子電極を配置し
た場合に比べて、平向形状が小さくなり。
た場合に比べて、平向形状が小さくなり。
したがって高密度のＩＣメモリが実現される。
次にこの発明の％歓ｔ″より良く理解するために、この
発明の実施例につき図を用いて説明する。
発明の実施例につき図を用いて説明する。
１！１図〜第４図ぼこの発明の一実施例の王たる製造工
程における断面図である。
程における断面図である。
この実力例のＩＣメモリに、比抵抗１０雇のＰ型シリコ
ン単結晶基体ｌの一生！ｎｏに厚さ３００ Ａのシリコ
ン酸化物のゲート絶縁膜２ｔ−熱酸化成長し。
ン単結晶基体ｌの一生！ｎｏに厚さ３００ Ａのシリコ
ン酸化物のゲート絶縁膜２ｔ−熱酸化成長し。
更にこの上に燐添加の多結晶７リコンのゲート電極３．
４を選択的に形成する（＃Ｉ１図）。
４を選択的に形成する（＃Ｉ１図）。
ゲート電極３，４に１００Ａ程度のシリコン酸化膜５，
６を介して、活性領域を形成Ｔるクリコ／窒化膜７．８
で機種され、この基体を熱酸化処理して活性領域周！！
１ｒＣ１，０μｍ１！！度の屡いシリコン酸化Ｈ９を形
成する。なお、このシリコン窒化膜７゜８を選択酸化用
マスクとした厚いシリコン酸化膜９の形Ｆｉ１．ｒｃ先
だって、シリコン窒化［１７，８ｔ−マスクとして予め
不活性領域１！ｔｈ］ｖｃ寄生効果防止用の不純物導入
を行ない、高鎖［Ｐ型領域１０１ｉ形成する（第２図）
。
６を介して、活性領域を形成Ｔるクリコ／窒化膜７．８
で機種され、この基体を熱酸化処理して活性領域周！！
１ｒＣ１，０μｍ１！！度の屡いシリコン酸化Ｈ９を形
成する。なお、このシリコン窒化膜７゜８を選択酸化用
マスクとした厚いシリコン酸化膜９の形Ｆｉ１．ｒｃ先
だって、シリコン窒化［１７，８ｔ−マスクとして予め
不活性領域１！ｔｈ］ｖｃ寄生効果防止用の不純物導入
を行ない、高鎖［Ｐ型領域１０１ｉ形成する（第２図）
。
次に、活性領域を区画形成したシリコン窒化膜７．８の
上面に燐添加の多結晶シリコンの容量素子電極ｌ１ｔ−
形成し、ｌＩ電極上に厚さ５ｏｏｏ；Ｌ程Ｉｔ（Ｄ Ｖ
１７ コｙ酸化膜１２ｔ−熱酸化形成する。このシリ
コン酸化１１ｔ１２ａシリコン輩化膜７，８の蝕刻マス
クとして用いられ、それぞれの活性領域の一端冑で容量
素子電極１１およびシリコン窒化膜７．８を保護して他
趨側のゲート電極３．４の一部表面および基体表面から
クリコン窒化膜を除去するととｔ可能【する（第３図）
。
上面に燐添加の多結晶シリコンの容量素子電極ｌ１ｔ−
形成し、ｌＩ電極上に厚さ５ｏｏｏ；Ｌ程Ｉｔ（Ｄ Ｖ
１７ コｙ酸化膜１２ｔ−熱酸化形成する。このシリ
コン酸化１１ｔ１２ａシリコン輩化膜７，８の蝕刻マス
クとして用いられ、それぞれの活性領域の一端冑で容量
素子電極１１およびシリコン窒化膜７．８を保護して他
趨側のゲート電極３．４の一部表面および基体表面から
クリコン窒化膜を除去するととｔ可能【する（第３図）
。
クリコン窒化膜が除去され九基体表向には、多結晶シリ
コンをマスクとして燐が蒙合深さｌ 細。
コンをマスクとして燐が蒙合深さｌ 細。
表面濃１ｆ１０α 程ｆにイオン注入され、活性領域他
端にそれぞれＮ型領域ｔ３．１４が形成され。
端にそれぞれＮ型領域ｔ３．１４が形成され。
ゲート電極３．４の露呈ｒＭ（アルミニウムの配線電極
１５が導電結合して第４図の如く完成される〇この完成
されたＩＣメモリは、それぞれの活性領域にゲート電極
と容量素子電極とＮ型領域とから成る最少素子占有面積
のメモリセルを形成する。
１５が導電結合して第４図の如く完成される〇この完成
されたＩＣメモリは、それぞれの活性領域にゲート電極
と容量素子電極とＮ型領域とから成る最少素子占有面積
のメモリセルを形成する。
第５図ｒｘ第４図の完成されたＩＣメモリの４ビツトマ
トリクス部分を示す一部上面図である。この図に示すよ
うにメモリセルのＮ型領域１３と容量菓子【４電チヤン
ネルで結合するゲート電極３と容量素子電極１’ｌとは
重な９合うため、従来の１トランジスタ置メモリセルに
比して面積の縮小化が行なわれる。又、ゲート電極３．
４と配線電極１５との導電結合ぼクリコン窒化膜の蝕刻
面で得られ、クリコン窒化膜がシリコン酸化膜と蝕刻選
択性を有するため０．５〜２μｍ程度の微小露呈ＩＩ］
において確実性の高い導電結合が得られる。
トリクス部分を示す一部上面図である。この図に示すよ
うにメモリセルのＮ型領域１３と容量菓子【４電チヤン
ネルで結合するゲート電極３と容量素子電極１’ｌとは
重な９合うため、従来の１トランジスタ置メモリセルに
比して面積の縮小化が行なわれる。又、ゲート電極３．
４と配線電極１５との導電結合ぼクリコン窒化膜の蝕刻
面で得られ、クリコン窒化膜がシリコン酸化膜と蝕刻選
択性を有するため０．５〜２μｍ程度の微小露呈ＩＩ］
において確実性の高い導電結合が得られる。
以上にこの発明の一実施例【説明したが、用いた導電型
、電極材料、絶縁物等は必！！に応じて変更され得る。
、電極材料、絶縁物等は必！！に応じて変更され得る。
第１図〜第４図μこの発明の一実施例の生皮る製造工程
におけるそれぞれ断面図、第５図りこの発明の一実施例
の上面図である。 なお図において、ｌ・・・ＰｔＩ！クリコン単結晶基板
。 ２・・・ゲート絶縁膜、３．４・・・ゲート電極、５．
６・・・シリコン酸化膜、７．８・・・シリコン窒化膜
、９・・・シリコン酸化膜、１０・・・高濃ｆＰｆｆｉ
領域、１１・・・容量素子電極、１２・・・シリコン酸
化膜、１３゜１４・・・Ｎ型領域、１５・・・配線電極
、である。
におけるそれぞれ断面図、第５図りこの発明の一実施例
の上面図である。 なお図において、ｌ・・・ＰｔＩ！クリコン単結晶基板
。 ２・・・ゲート絶縁膜、３．４・・・ゲート電極、５．
６・・・シリコン酸化膜、７．８・・・シリコン窒化膜
、９・・・シリコン酸化膜、１０・・・高濃ｆＰｆｆｉ
領域、１１・・・容量素子電極、１２・・・シリコン酸
化膜、１３゜１４・・・Ｎ型領域、１５・・・配線電極
、である。
Claims (1)
- 基板上（絶縁ゲート型電界効果トランジスタと容量素子
とが設けられ、＃絶縁ゲート型電界効果トランジスタと
該容量素子とが電気的に１！続されてメモリセルを形成
するＩＣメモリにおいて、Ｗ記絶縁ゲート型電界効果ト
ランジスタのゲート電極と前記容量素子の電極とが重な
り合っていること１−＊徴とするＩＣメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025684A JPS58155755A (ja) | 1983-02-18 | 1983-02-18 | Ｉｃメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025684A JPS58155755A (ja) | 1983-02-18 | 1983-02-18 | Ｉｃメモリ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51016703A Division JPS5838939B2 (ja) | 1976-02-18 | 1976-02-18 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58155755A true JPS58155755A (ja) | 1983-09-16 |
| JPS6219078B2 JPS6219078B2 (ja) | 1987-04-25 |
Family
ID=12172610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58025684A Granted JPS58155755A (ja) | 1983-02-18 | 1983-02-18 | Ｉｃメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155755A (ja) |
-
1983
- 1983-02-18 JP JP58025684A patent/JPS58155755A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6219078B2 (ja) | 1987-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0042084B1 (en) | Semiconductor device especially a memory cell in v-mos technology | |
| KR900008649B1 (ko) | 반도체 메모리장치 및 그의 제조방법 | |
| JPH0736437B2 (ja) | 半導体メモリの製造方法 | |
| JPS6321351B2 (ja) | ||
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| EP0028654B1 (en) | Semiconductive memory device and fabricating method therefor | |
| US4123300A (en) | Integrated circuit process utilizing lift-off techniques | |
| JPS58155755A (ja) | Ｉｃメモリ | |
| KR100261210B1 (ko) | 디커플링 커패시터의 형성방법 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JPS63136559A (ja) | 半導体記憶装置におけるプレート配線形成法 | |
| JP2705146B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH0320906B2 (ja) | ||
| JPS59182558A (ja) | 半導体記憶装置 | |
| JPH05283651A (ja) | 半導体装置 | |
| JP2827377B2 (ja) | 半導体集積回路 | |
| JP2876742B2 (ja) | 半導体装置 | |
| JPS59178765A (ja) | 半導体装置及びその製造方法 | |
| JPS6159866A (ja) | Ｍｏｓ形ダイナミツクメモリおよびその製造方法 | |
| JPH0650765B2 (ja) | 半導体装置の製造方法 | |
| JPH0266967A (ja) | ダイナミックランダムアクセスメモリのセル構造 | |
| JPS58155754A (ja) | Ｉｃメモリ | |
| JPS5863158A (ja) | 半導体装置の製造方法 | |
| JPS59154058A (ja) | 半導体メモリ素子 |