JPH0315848B2 - - Google Patents
Info
- Publication number
- JPH0315848B2 JPH0315848B2 JP20163682A JP20163682A JPH0315848B2 JP H0315848 B2 JPH0315848 B2 JP H0315848B2 JP 20163682 A JP20163682 A JP 20163682A JP 20163682 A JP20163682 A JP 20163682A JP H0315848 B2 JPH0315848 B2 JP H0315848B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- circuit
- timer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006903 response to temperature Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はタイマ回路に係り、特に使用温度範囲
内で温度対容量が負特性のコンデンサをタイマ時
間決定用充放電回路に用いたタイマ回路に関す
る。
内で温度対容量が負特性のコンデンサをタイマ時
間決定用充放電回路に用いたタイマ回路に関す
る。
この種のタイマ回路においては、充放電用コン
デンサとしてセラミツクコンデンサが用いられる
ことが多い。このセラミツクコンデンサの温度特
性は、一般に約85℃程度までは負の特性を持ち、
さらに温度が上昇すると正の特性に転じる。した
がつて、タイマ回路の使用温度範囲を約85℃以下
とした場合、この使用温度範囲では上記セラミツ
クコンデンサの負の特性に起因してタイマ時間が
温度により変化する欠点があつた。
デンサとしてセラミツクコンデンサが用いられる
ことが多い。このセラミツクコンデンサの温度特
性は、一般に約85℃程度までは負の特性を持ち、
さらに温度が上昇すると正の特性に転じる。した
がつて、タイマ回路の使用温度範囲を約85℃以下
とした場合、この使用温度範囲では上記セラミツ
クコンデンサの負の特性に起因してタイマ時間が
温度により変化する欠点があつた。
本発明は上記の欠点を除去すべくなされたもの
で、使用温度範囲において温度変化に対して一定
のタイマ時間が得られるタイマ回路を提供するも
のである。
で、使用温度範囲において温度変化に対して一定
のタイマ時間が得られるタイマ回路を提供するも
のである。
即ち、本発明のタイマ回路は、使用温度範囲で
負の特性を有するコンデンサに定電流源からの定
電流で充電もしくは放電を始めてからその端子電
圧が一定値になるまでの時間幅を有するタイマ時
間信号を出力させるものであつて、上記定電流源
における定電流発生基準用抵抗の一部に集積回路
内の正の温度特性を有する拡散抵抗を用いて定電
流に正の温度特性を持たせて前記コンデンサの負
の特性と相殺させるようにしたことを特徴とする
ものである。したがつて、使用温度範囲では温度
変化に対して一定のタイマ時間が得られる。
負の特性を有するコンデンサに定電流源からの定
電流で充電もしくは放電を始めてからその端子電
圧が一定値になるまでの時間幅を有するタイマ時
間信号を出力させるものであつて、上記定電流源
における定電流発生基準用抵抗の一部に集積回路
内の正の温度特性を有する拡散抵抗を用いて定電
流に正の温度特性を持たせて前記コンデンサの負
の特性と相殺させるようにしたことを特徴とする
ものである。したがつて、使用温度範囲では温度
変化に対して一定のタイマ時間が得られる。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図において、１はバイポーラ集積回路であ
り、その外部端子として２〜５等が設けられてお
り、その内部回路の一部としてタイマ回路の一部
が設けられている。即ち、このタイマ回路におい
て、５は充電用定電流を発生する定電流源であつ
て、第１基準電圧VR1がベースに与えられコレク
タが接地されたPNP形トランジスタQ1と、この
トランジスタQ1のエミッタと＋Vcc電源との間に
接続された電流源回路６と、上記トランジスタ
Q1のエミッタにベースが接続されたNPN形トラ
ンジスタQ2と、このトランジスタQ2のエミツタ
と外部端子２との間に接続された抵抗R1（正の温
度特性を有するP-拡散抵抗）と、この外部端子
２に外付けされて接地接続された温度変化による
抵抗値変化が極めて小さい抵抗（たとえばカーボ
ン抵抗）RTと、前記トランジスタQ2のコレクタ
と＋Vcc電源との間にコレクタ・エミッタ間が接
続されると共にコレクタ・ベース相互が接続され
たPNP形トランジスタQ3と、このトランジスタ
Q3のベースにベースが接続されエミッタが＋Vcc
電源に接続されコレクタが定電流流出出力端とな
るPNPトランジスタQ4とから成る。上記トラン
ジスタQ3およびQ4はカレントミラー回路７を構
成しており、その出力端は、外部端子３に接続さ
れ、この外部端子３には使用温度範囲（たとえば
約85℃以下）で負の特性を有するコンデンサ（た
とえばセラミツクコンデンサ）Ｃが外付けされて
接地接続されている。また、上記カレントミラー
回路７の出力端には、抵抗R2とNPN形トランジ
スタQ5との直列回路が接地接続され、このトラ
ンジスタQ5のベースにはタイマ動作開始入力用
の外部端子４が接続されている。８は、前記カレ
ントミラー回路７の出力端に（＋）入力端が接続
される電圧比較回路であつて、その（−）入力端
には第２基準電圧VR2が与えられ、その出力端に
はNPN形トランジスタQ6のベースが接続されて
いる。そして、このトランジスタQ6のエミッタ
は接地され、コレクタはタイマ時間信号出力用の
外部端子５に接続されている。
り、その外部端子として２〜５等が設けられてお
り、その内部回路の一部としてタイマ回路の一部
が設けられている。即ち、このタイマ回路におい
て、５は充電用定電流を発生する定電流源であつ
て、第１基準電圧VR1がベースに与えられコレク
タが接地されたPNP形トランジスタQ1と、この
トランジスタQ1のエミッタと＋Vcc電源との間に
接続された電流源回路６と、上記トランジスタ
Q1のエミッタにベースが接続されたNPN形トラ
ンジスタQ2と、このトランジスタQ2のエミツタ
と外部端子２との間に接続された抵抗R1（正の温
度特性を有するP-拡散抵抗）と、この外部端子
２に外付けされて接地接続された温度変化による
抵抗値変化が極めて小さい抵抗（たとえばカーボ
ン抵抗）RTと、前記トランジスタQ2のコレクタ
と＋Vcc電源との間にコレクタ・エミッタ間が接
続されると共にコレクタ・ベース相互が接続され
たPNP形トランジスタQ3と、このトランジスタ
Q3のベースにベースが接続されエミッタが＋Vcc
電源に接続されコレクタが定電流流出出力端とな
るPNPトランジスタQ4とから成る。上記トラン
ジスタQ3およびQ4はカレントミラー回路７を構
成しており、その出力端は、外部端子３に接続さ
れ、この外部端子３には使用温度範囲（たとえば
約85℃以下）で負の特性を有するコンデンサ（た
とえばセラミツクコンデンサ）Ｃが外付けされて
接地接続されている。また、上記カレントミラー
回路７の出力端には、抵抗R2とNPN形トランジ
スタQ5との直列回路が接地接続され、このトラ
ンジスタQ5のベースにはタイマ動作開始入力用
の外部端子４が接続されている。８は、前記カレ
ントミラー回路７の出力端に（＋）入力端が接続
される電圧比較回路であつて、その（−）入力端
には第２基準電圧VR2が与えられ、その出力端に
はNPN形トランジスタQ6のベースが接続されて
いる。そして、このトランジスタQ6のエミッタ
は接地され、コレクタはタイマ時間信号出力用の
外部端子５に接続されている。
次に、上記タイマ回路における動作を説明す
る。定電流源５において、トランジスタQ1のエ
ミッタ電位VaはVR1＋VBEQ1（トランジスタQ1のエ
ミッタ・ベース間電圧）であり、トランジスタ
Q2のエミッタ電位VbはVa−VBEQ2（トランジスタ
Q2のエミッタ・エミッタ間電圧）＝VR1＋VBEQ1−
VBEQ2である。ここで、使用温度範囲内の常温
（Ta＝25℃）にてVBEQ1≒VBEQ2となるように予め
設計しておけば、使用温度範囲ではVBEQ1とVBEQ2
とが温度特性も含めてほぼ打し消し合い、Vbは
ほぼVR1になる。したがつて、トランジスタQ2の
電流I1は I1＝VR1／R1＋RT ……(1) となり、カレントミラー回路７の出力電流は上記
電流I1にほぼ等しく、定電流源５から定電流I1が
出力する。
る。定電流源５において、トランジスタQ1のエ
ミッタ電位VaはVR1＋VBEQ1（トランジスタQ1のエ
ミッタ・ベース間電圧）であり、トランジスタ
Q2のエミッタ電位VbはVa−VBEQ2（トランジスタ
Q2のエミッタ・エミッタ間電圧）＝VR1＋VBEQ1−
VBEQ2である。ここで、使用温度範囲内の常温
（Ta＝25℃）にてVBEQ1≒VBEQ2となるように予め
設計しておけば、使用温度範囲ではVBEQ1とVBEQ2
とが温度特性も含めてほぼ打し消し合い、Vbは
ほぼVR1になる。したがつて、トランジスタQ2の
電流I1は I1＝VR1／R1＋RT ……(1) となり、カレントミラー回路７の出力電流は上記
電流I1にほぼ等しく、定電流源５から定電流I1が
出力する。
いま、外部端子４に所定電圧が印加されてトラ
ンジスタQ5がオン状態にされると、コンデンサ
Ｃの電荷はトランジスタQ5を通じて放電され、
その端子電圧Vcは零になり、電圧比較回路８の
出力レベルは低くなり、トランジスタQ6はオフ
状態になる。次に、上記外部端子４の電圧がたと
えば0Vにされることによつて、トランジスタQ5
がオフ状態に反転してタイマ動作が開始する。即
ち、定電流I1によるコンデンサＣの充電が開始
し、その端子電圧Vcが上昇を始め、やがてVcが
VR2に達してそれを越えると電圧比較回路８のレ
ベルが高くなり、トランジスタQ6がオン状態に
反転する。したがつて、外部端子５にはタイマ動
作開始から次式で示されるタイマ時間T1後にほ
ぼ接地レベルとなるタイマ時間信号が得られる。
ンジスタQ5がオン状態にされると、コンデンサ
Ｃの電荷はトランジスタQ5を通じて放電され、
その端子電圧Vcは零になり、電圧比較回路８の
出力レベルは低くなり、トランジスタQ6はオフ
状態になる。次に、上記外部端子４の電圧がたと
えば0Vにされることによつて、トランジスタQ5
がオフ状態に反転してタイマ動作が開始する。即
ち、定電流I1によるコンデンサＣの充電が開始
し、その端子電圧Vcが上昇を始め、やがてVcが
VR2に達してそれを越えると電圧比較回路８のレ
ベルが高くなり、トランジスタQ6がオン状態に
反転する。したがつて、外部端子５にはタイマ動
作開始から次式で示されるタイマ時間T1後にほ
ぼ接地レベルとなるタイマ時間信号が得られる。
T1＝VT×VR2／I1＝R1＋RT／VR1×CT×VR2……(2)
したがつて、CTの負の特性とR1の正の特性とが
相殺し合うことが分る。
相殺し合うことが分る。
次に、具体的に数値例で説明する。RT＝60K
Ω，CT＝0.2μF，R1＝40KΩ，VR1＝1vとする
と、式(1)，(2)から I1＝1v／（40＋60）ＫΩ＝10μA……(3) T1＝0.2×10-6×VR2／10×10-6＝0.02VR2……(4) が求まる。そして、コンデンサＣの温度特性が使
用温度範囲の上限（Ta＝85℃）において−10％
であるとすれば、Ta＝85℃においてその容量低
下分は△CT＝CT×10％＝0.02μFとなり、CT′＝CT
−△CT＝0.18μFになる。また、抵抗R1の特性が
＋5000ppmとすれば、Ta＝85℃において抵抗値
増加分は△R1＝R1×0.5％×（＝85−25＝60℃）＝
12KΩとなり、R1′＝R1＋△R1＝52KΩになる。
したがつて、Ta＝85℃における定電流I1′、タイ
マ時間T1′は I1′＝1v／（52＋60）ＫΩ＝8.9μA ……（3′） T1′＝0.18×10-6×VR2／8.9×10-6＝0.0202VR2……（4
′） となり、上式（4′）のT1′は前式(4)のT1とほぼ等
しく、温度変化に対して一定のタイマ時間が得ら
れる。
Ω，CT＝0.2μF，R1＝40KΩ，VR1＝1vとする
と、式(1)，(2)から I1＝1v／（40＋60）ＫΩ＝10μA……(3) T1＝0.2×10-6×VR2／10×10-6＝0.02VR2……(4) が求まる。そして、コンデンサＣの温度特性が使
用温度範囲の上限（Ta＝85℃）において−10％
であるとすれば、Ta＝85℃においてその容量低
下分は△CT＝CT×10％＝0.02μFとなり、CT′＝CT
−△CT＝0.18μFになる。また、抵抗R1の特性が
＋5000ppmとすれば、Ta＝85℃において抵抗値
増加分は△R1＝R1×0.5％×（＝85−25＝60℃）＝
12KΩとなり、R1′＝R1＋△R1＝52KΩになる。
したがつて、Ta＝85℃における定電流I1′、タイ
マ時間T1′は I1′＝1v／（52＋60）ＫΩ＝8.9μA ……（3′） T1′＝0.18×10-6×VR2／8.9×10-6＝0.0202VR2……（4
′） となり、上式（4′）のT1′は前式(4)のT1とほぼ等
しく、温度変化に対して一定のタイマ時間が得ら
れる。
なお、上式（3′）にて示した抵抗R1による定電
流I1′の温度補正は、抵抗R1と外付け抵抗RTとの
大きさ関係を変えることにより若干の補正が可能
であり、R1を大きくすることにより、補正量は
大きくなり、R1を小さくすることにより補正量
は小さくなる。
流I1′の温度補正は、抵抗R1と外付け抵抗RTとの
大きさ関係を変えることにより若干の補正が可能
であり、R1を大きくすることにより、補正量は
大きくなり、R1を小さくすることにより補正量
は小さくなる。
第２図は、本発明の他の実施例に係るもので、
コンデンサＣの電荷を定電流で放電させることに
よつてタイマ動作を行なうタイマ回路を示してお
り、第１図のタイマ回路に比べて前記定電流流出
用のカレントミラー回路７の出力端と外部端子３
との間に定電流流入用のカレントミラー回路２１
を挿入した定電流源２０を用いた点、およびタイ
マ動作開始制御回路としてコンデンサＣの電荷を
放電する回路に代えてコンデンサＣに充電を行な
う回路を用いた点、および電圧比較回路８の
（＋）入力端にVR2を与えると共に（−）入力端
を外部端子３に接続した点が異なり、その他は同
じであるから第２図中第１図と同一部分には同一
符号を付して説明を省略し、以下異なる部分を中
心に説明する。上記カレントミラー回路２１は、
コレクタ・ベース相互が接続されエミッタが接地
されたNPN形トランジスタQ7と、このトランジ
スタQ7のベースにベースが接続されエミッタが
接地されコレクタが電流流入端となるNPN形ト
ランジスタQ8とから成り、トランジスタQ7に定
電流I1が流れることによつてトランジスタQ8に定
電流I1が流入するものである。また、タイマ動作
開始入力用の外部端子４にNPN形トランジスタ
Q5のベースが接続され、このトランジスタQ5は
エミッタが接地され、コレクタが電流源回路２２
を介して＋Vcc電源に接続されている。さらに、
上記トランジスタQ5のコレクタにNPN形トラン
ジスタQ9のベースが接続され、このトランジス
タQ9のコレクタは抵抗R3を介して＋Vcc電源に
接続され、エミッタは外部端子３に接続されてい
る。
コンデンサＣの電荷を定電流で放電させることに
よつてタイマ動作を行なうタイマ回路を示してお
り、第１図のタイマ回路に比べて前記定電流流出
用のカレントミラー回路７の出力端と外部端子３
との間に定電流流入用のカレントミラー回路２１
を挿入した定電流源２０を用いた点、およびタイ
マ動作開始制御回路としてコンデンサＣの電荷を
放電する回路に代えてコンデンサＣに充電を行な
う回路を用いた点、および電圧比較回路８の
（＋）入力端にVR2を与えると共に（−）入力端
を外部端子３に接続した点が異なり、その他は同
じであるから第２図中第１図と同一部分には同一
符号を付して説明を省略し、以下異なる部分を中
心に説明する。上記カレントミラー回路２１は、
コレクタ・ベース相互が接続されエミッタが接地
されたNPN形トランジスタQ7と、このトランジ
スタQ7のベースにベースが接続されエミッタが
接地されコレクタが電流流入端となるNPN形ト
ランジスタQ8とから成り、トランジスタQ7に定
電流I1が流れることによつてトランジスタQ8に定
電流I1が流入するものである。また、タイマ動作
開始入力用の外部端子４にNPN形トランジスタ
Q5のベースが接続され、このトランジスタQ5は
エミッタが接地され、コレクタが電流源回路２２
を介して＋Vcc電源に接続されている。さらに、
上記トランジスタQ5のコレクタにNPN形トラン
ジスタQ9のベースが接続され、このトランジス
タQ9のコレクタは抵抗R3を介して＋Vcc電源に
接続され、エミッタは外部端子３に接続されてい
る。
而して、第２図のタイマ回路においては、外部
端子４にたとえば0vが印加されると、トランジ
スタQ5がオフ、トランジスタQ9がオン状態にな
り、このトランジスタQ9からカレントミラー回
路２１に定電流I1が流入すると共にコンデンサＣ
がR3，Q9を通して急速に充電され、このコンデ
ンサＣの端子電圧VcがVR2より大きくなるので、
電圧比較回路８の出力レベルは低くなり、トラン
ジスタQ6はオフ状態になる。次に、前記外部端
子４の電圧が所定電圧にされることによつて、ト
ランジスタQ5がオン、トランジスタQ9がオフ状
態に反転してタイマ動作が開始する。即ち、定電
流I1によるコンデンサＣの放電が開始し、その端
子電圧Vcが降下を始め、やがてVcがVR2に達し
てそれより低くなると電圧比較回路８の出力レベ
ルが高くなり、トランジスタQ6がオン状態に反
転する。したがつて、外部端子５にはタイマ動作
開始からタイマ時間後にほぼ接地レベルとなるタ
イマ時間信号が得られる。
端子４にたとえば0vが印加されると、トランジ
スタQ5がオフ、トランジスタQ9がオン状態にな
り、このトランジスタQ9からカレントミラー回
路２１に定電流I1が流入すると共にコンデンサＣ
がR3，Q9を通して急速に充電され、このコンデ
ンサＣの端子電圧VcがVR2より大きくなるので、
電圧比較回路８の出力レベルは低くなり、トラン
ジスタQ6はオフ状態になる。次に、前記外部端
子４の電圧が所定電圧にされることによつて、ト
ランジスタQ5がオン、トランジスタQ9がオフ状
態に反転してタイマ動作が開始する。即ち、定電
流I1によるコンデンサＣの放電が開始し、その端
子電圧Vcが降下を始め、やがてVcがVR2に達し
てそれより低くなると電圧比較回路８の出力レベ
ルが高くなり、トランジスタQ6がオン状態に反
転する。したがつて、外部端子５にはタイマ動作
開始からタイマ時間後にほぼ接地レベルとなるタ
イマ時間信号が得られる。
なお、上記実施例のP-抵抗（濃度が比較的低
いＰ形半導体領域よりなる抵抗）に代えて、温度
係数が小さいP+抵抗を用いてもよい。
いＰ形半導体領域よりなる抵抗）に代えて、温度
係数が小さいP+抵抗を用いてもよい。
上述したように本発明のタイマ回路によれば、
使用温度範囲において温度変化に対して一定のタ
イマ時間を得ることができ、タイマ時間決定用充
放電回路にたとえばセラミツクコンデンサのよう
な負の温度特性のコンデンサを用いるハイブリツ
ド集積回路に適用して好都合である。
使用温度範囲において温度変化に対して一定のタ
イマ時間を得ることができ、タイマ時間決定用充
放電回路にたとえばセラミツクコンデンサのよう
な負の温度特性のコンデンサを用いるハイブリツ
ド集積回路に適用して好都合である。
第１図は本発明に係るタイマ回路の一実施例を
示す回路図、第２図は他の実施例を示す回路図で
ある。 １……集積回路、５，２０……定電流源、８…
…電圧比較回路、R1，RT……抵抗、Ｃ……コン
デンサ。
示す回路図、第２図は他の実施例を示す回路図で
ある。 １……集積回路、５，２０……定電流源、８…
…電圧比較回路、R1，RT……抵抗、Ｃ……コン
デンサ。
Claims (1)
- １ 定電流源と、この定電流源に接続されタイマ
動作開始入力時に上記定電流源によつて定電流で
充電されあるいは放電され使用温度範囲において
負の特性を有するコンデンサと、このコンデンサ
の端子電圧を所定の基準電圧と電圧比較する電圧
比較回路とを具備するタイマ回路において、前記
定電流源は定電流を決定する抵抗の一部として集
積回路内の拡散抵抗を用いてなり、この拡散抵抗
の正の温度特性により前記コンデンサの負の温度
特性を相殺するようにしたことを特徴とするタイ
マ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20163682A JPS5991724A (ja) | 1982-11-17 | 1982-11-17 | タイマ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20163682A JPS5991724A (ja) | 1982-11-17 | 1982-11-17 | タイマ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991724A JPS5991724A (ja) | 1984-05-26 |
| JPH0315848B2 true JPH0315848B2 (ja) | 1991-03-04 |
Family
ID=16444358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20163682A Granted JPS5991724A (ja) | 1982-11-17 | 1982-11-17 | タイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991724A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166916A (ja) * | 1988-12-21 | 1990-06-27 | Tokyo Electric Co Ltd | 通電時間設定回路 |
-
1982
- 1982-11-17 JP JP20163682A patent/JPS5991724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5991724A (ja) | 1984-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JP3165053B2 (ja) | 積分回路 | |
| JPH0461522B2 (ja) | ||
| JPH0315848B2 (ja) | ||
| JPS581564B2 (ja) | パルスハツシンキ | |
| JP3607309B2 (ja) | 発振器 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JPS5910819Y2 (ja) | 発振回路 | |
| JPH0462611B2 (ja) | ||
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JPH0145250B2 (ja) | ||
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS5826852B2 (ja) | 定振幅ランプ電圧発生回路 | |
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JP2521374B2 (ja) | 充放電回路 | |
| JP3440482B2 (ja) | 切替回路 | |
| JP2679062B2 (ja) | 定電圧発生回路 | |
| JPS645384Y2 (ja) | ||
| JPS5912821Y2 (ja) | 発振器 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH057778Y2 (ja) | ||
| JPH0431601B2 (ja) | ||
| JPH0526825Y2 (ja) |