JPS58159164A - メモリプログラマブル制御装置の欠陥診断方法および診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 する。エレクトロニク２５／２６／　１９８１年、８９
頁以降から工業制御装置のだめの欠陥診断方法が公知で
ある。この公知の欠陥診断において欠陥診断プログラム
を用いて実際のプロセス入力信号及び出力信号が欠陥に
関して検査される。

さらにデータバスを介して制御装置に接続されている診
断演算器が使用される。この診断演算器では欠陥をもっ
た発生の可能性のある信号の組合わせを含む欠陥検査テ
ーブルを利用者が入力しなければならない。しかしここ
に記述された方法による診断には高い費用がかふる。メ
モリプログラマブル制御装置のプログラムの作成と共に
欠陥をもった発生する可能性のある信号組合わせを含む
テーブルを作成しなければならない。ここですべての発
生する可能性のある欠陥組合わせを検出することはほと
んど不可能である。わずかなプログラム変更にも欠陥検
査テーブルの修正が必要になる。さらに欠陥、！前テー
ブルに記載されている欠陥のみが検出される。

従って公知技術に述べられた欠陥診断の方法は非常に高
価であり、かつすべての発生する可能性のある欠陥を検
出できない。

発明の効果 特許請求の範囲第１項および第８項に示された特徴を有
する本発明による方法ならびに装置はそれに対して次の
利点を有する。即ち、制（財）プログラムのステップ構
造のみが診断装置に読みとられ、診断装置はそれによっ
て他に依存せずに各ステップを呼出しステップ進行条件
全検査することができる。ステップ構造はプログラムの
作成の際予め与えられるので、相応するメモリセルのみ
を診断装置に入力すればよい。この課題と共に診断装置
は独自に実行されていないステップを検出しステップ進
行条件全検査することができる。欠陥検査テーブルまた
は類似の手段は作成されない。これによって診断装置は
変更されたプログラムに簡単に適合できる。

メモリプログラマブル制御装置のプログラム作成の際付
加的な費用は必要ない。

実施態様中に示された方法により本発明の方法の有利な
形態が得られる。欠陥探索が多かれ少なかれ規則的であ
る間隔全おいて実施されるのではなく、制菌装置のすべ
ての作業経過のだめの時間が所定の値を越えた場合にの
み行なわれるようにすると特に有利である。従って診断
装置は常にその制御装置を監視する必要はなく、複数の
制（財）装置を１つの診断装置によって監視することが
できる。さらに診断時間は通常生じないので、メモリプ
ログラマブル制御装置は制御プログラムによるサイクル
時間でのみ動作する。。プログラムのステップ構造を、
新しいプログラムまだはプログラム部分を読みとった後
に診断装置それ自体により検出すると有利である。

この方法によりメモリプログラマブル制倒装置のプロゲ
ラζフグの際欠陥診断のだめの何等の作業も生じない。

診断装置はメモリプログラマブル制御装置のプログラム
構造に基づいてプログラムのステップ構造全独自に検出
し、個々のステップをマークする。これｔＵ、下のよノ
にして実施すると有利である。即ちアンド命令が先行し
ているセント命令が、メモ′リプログラマブル制（財）
装置のプログラムの中に記憶される。前記アンド命令は
他のセント命令と論理結合される。障害の起こった場合
欠陥診断装置によって簡単にプログラムのすべてのステ
ップ構造がそのステータスに関して検査される。七ノド
されたステータスに後続するステップに欠陥があり、後
続するステップにおいてメモリプログラマブル制量装置
の入力側にステップ、■・行条件が順序正しく発生する
かどうか検査される。存在する欠陥は表示される。この
方法により直線状の制御プログラムの際特に簡単な欠陥
診断が可能になる。複合的制御プログラムにおいて、障
害が起こった場合各ステップ命令をそのステータスに関
して検査すると有利である。ステップがセントされてい
ないが先行した命令においてセット条件を満たしている
場合、ステップ進行条件に欠陥があるはずである。

筐た本発明の診断装置は固定値メモリと可変メモＩＪ　
ｋ含む計算装置を有する。固定値メモリにはステップ構
造を記憶するだめのプログラムが入れられており、可変
メモリにはステップ構造が記憶される。この方法により
診断装置は安価に構成できる。

実施例の説明 本発明の実施例につき以下図を用いて詳しく説明する。

工業的制御装置は最近屡々メモリプログラマブル制御装
置として構成される。この自由なメモリプログラマブル
制御装置は制＠を簡単に行なうことができ制御の実行の
際の欠陥が簡単に修正できるという利点を有する。保護
回路において必要であったような何等かの配線対策はも
はや必要ではない。

メモリプログラマブル制御装置を使用する場合にも・（
１６’々の機械装置の運転停止期間をひき起こす欠陥が
生じる。この欠陥の特に主要な部分は制菌装置の外部に
生ずる。これらの欠陥は大抵ケーブルの不良または限界
値報知器に生ずる。

停止状態の期間を最短にし、ひいては機械全最適に利用
するために、これらの外部に生ずる欠陥全迅速に識別し
て除去することが重要である。

このことは、固定配線された保護回路を用いる場合とは
異なりメモリプログラマブル制御装置においては、例え
ば発生器信号が欠けているためにとの発生器成いはどの
リード線が損傷しているのか、どの位置にプログラムが
留まっているのか外から識別できないので、直ちに不”
Ｔ能である。メモリプログラマブル制御装置は例えばサ
イクル監視及び電圧監視のような重要な装置機能の自己
監視装置を備えているが、この監視装置は周辺装置にお
ける障害原因を見つけることができない。

メモリプログラマブル制御装置において自己探索できな
い欠陥は、１つまたは複数の入力信号が加わらない場合
にのみ生ずる。操作者にこの欠けている信号が例えばこ
の入力信号の接続接点の形で表示できれば、操作者は大
抵の場合回路図及び作業経過について知識をもっていな
くても障害の位置を確認し大抵障害を除去することがで
きる。専門家を呼ばないで、操作者は中断を自ら除去で
き、それによって機械の運転停止時間をわずかに保つこ
とができる。

欠陥の位置を測定するだめにメモリプログラマブル制御
装置に診断装置が接続されていなければならない。相互
接続の原理は第１図に示されている。既に公知のメモリ
プログラマブル制御装置が１で示されている。メモリプ
ログラマブル制御装置１のデータノ々ス３に診断装置２
が接続されている。この診断装置２は例えばメモリプロ
グラマブル制御°装置の他のモジュールのようにデータ
ｄスの相応するプラグ接続個所に装着される。診断装置
２によって多数のメモリプログラマブル制御装置１を監
視することもできる。

診断装置の構造は第２図に示されている。診断装置２は
ＲＯＭとして構成されている固定値メモリ４を有してい
る。さらにＲＡＭとして構成されている可変メモリ５が
設けられている。

固定値メモリ４と可変メモリ５はデータノぐス９を介し
て計算装置８に接続されている。このような計算装置８
としてインテル社１だはシーメンス社のマイクロプロセ
ッサ８７５１’に使用できる。データノぐス９を介して
さらに表示装置６が計算装置８に接続されている。さら
に計算装置８にｌ１０（入出力）−ポート７が接続され
ている。ｌ１０−ポートの出力信号はメモリプログラマ
ブル制御装置から出ているデータバス３に達する。

本質的に診断装置２においてプログラムの流れ特有の診
断プログラムは必要ではない。本質的に例えばＤＩＮ４
０７１９．６巻に記載された、メモリプログラマブル制
御装置において通常のステップ構造が用いられる。診断
ルーチンはファームウェアとして固定値メモリ４に格納
されており、事例毎に特別なものではない。ｌ１０−ポ
ート７を介してメモリプログラマブル制御装置のプログ
ラム構造を検出することが診断装置によりできる。

第３図はプログラムの流れすなわちシーケンスの制御が
例えばメモリプログラマブル制御装置においてどのよう
に行なわれているかの例を示す。シーケンス制御は強制
的に、スイッチ装置により段階的に制御されるシーケン
スを有する。シーケンス制御のプログラムの最小の機能
単位はシーケンスステップまたは短くステップと称する
。第３図に示されたシーケンス制御はステップ１２〜１
６から構成される。２つのステップ１２．１３に、並列
なステップ１４．１５をもつ分岐が続く。シーケンス制
御の最後のステップはステップ１６である。ステップ１
２〜１６を有する全体のシーケンス制御はその際シーケ
ンスチェインと称スる。シーケンスチェインの本質的な
特徴は後続するステップがその前のステップをリセット
することである。その際チェイン全体を実行するのに必
要な時間は制御サイクルと称される。

各ステップに通常１つの命令実行素子、即ちプログラム
の実現に必要な論理結合装置を有するメモリ素子が設け
られている。プログラムによる後続のステップへの進行
はその際ンロセスまだは時間進行条件に依存する。シー
ケンスステップの例は第４図に示されている。第４図ａ
はどのように論理結合装置全ハードウェア的に実現しな
ければならないかを示す。入力０ｉ１１１．１及び１．
２は例えば位置発生器または時限素子に接続されている
。これら両方の信号の値は進行条件を形成する。この２
つの信号はそれぞれアンド−素子１８の一方の入力側に
達する。アンド−素子１８の出力側はアンド−素子１９
の一方の入力側に接続されている。アンド−素子１９の
他方の入力側は出力側３．１に接続されている。

出力３．１は例えば先行するステップの出力信号である
。アンド−素子１９の出力側はフリップフロップ２０の
セット入力側に接続されている。

フリップフロップ２０の出力側は例えば弁を制御できる
出力側Ｉ３．２に達する。フリップフロップ２０は出力
側３．３の出力信号によりリセットされる。出力側３．
３は後続するステップの出力側である。

第４１”６ｂには第４図ａに示された回路装置がメモリ
プログラマブル制御装置のプログラムとして示されてい
る。ここでは例えば第３図に示されたＩ３より下のステ
ップ金取扱っている。

左の列にはメモリアドレスが記載されており、このメモ
リアドレスに基づいてメモリプログラマブル制御装置の
メモリにおいて相応する指示が行なわれる。オペレーシ
ョンで相応する命令が示され、オペランドはどの入力側
または出力側が接続されるべきかを示す。メモリアドレ
ス０００９の場合先行のステップ、例えばステップ１２
の出力側１がリセットされる。これにより出力側３．１
が遮断される。先行のステップのリセット条件（ＲＡ）
は２２で示されている。あるステップからその都度後続
のステップへのシーケンス制御の進行を促す信号はメモ
リアドレス００１０と００’ｌ−１で行なわれ２３で示
されている。オペレーションとオペランドにより、入力
側１．１と１．２がアンド−素子によシ相互に論理結合
されることが決められる（ＵＥ）。メモリアドレス００
１２では先行出力０１１１３．１のｆｌ力が検査される
。先行経過に依存す、るステップ進行条件はステップ進
備とみなされ、同様にアンド−素子を介して２３より実
施されたステップ進行条件と論理結合される（ＵＡ）。

シーケンスチェインでは先に呼出されたステップが動作
し終った時にのみ１つのステップからプログラムにより
後続するステップへ公知のようにステップ進行が行なわ
れ、従って前の接続条件との論理結合は必要である。メ
モリアドレス００１３で出力伸３．２がセントされ、例
えば１つの弁が投入接続される。これはセント条件２５
により行なわれる。セント条件２５の４ツトはステップ
進行条件２３と２４を満足する場合にのみ生じる。出力
側３．２は後続する素子の出力９１１１３．３がセット
準備の状態に切換えられるまでセントされ続ける。セッ
トａ備状態に切換えられると出力＠１３．″−２はすぐ
リセットされなければならない。

メモリアドレス００１４と００１５で行なわれるリセッ
ト条件２６は後続するステップの出力側・３．３がセッ
トされる（ＵＡ）と直ちに出力側１３．２のリセット（
ＲＡ）’を行なう。リセット条件２６は、最後の命令の
みが示されているリセット条件２２と同様に構成されて
いる。シーケンス制御の他のステップはここに示された
ステップと同様に構成されている。□ メモリプログラマブル制御装置へシーケンス制御のプロ
グラムが読込まれると、診断装置によりステップ構造が
検出される。この場合すべてのステップが構造的に同じ
に構成されており、まだ本質的にステップ条件とステッ
プの出力側のセント及びリセットとから成るという事実
が利用される。、ステップ構造はメモリプログラマブル
制御装置のプログラムの作成者によって診断装置に入力
され、またはすぐれた診断装置ではこのステップ構造を
診断装置によって作成することができる。ステップ構造
の作成は新しいプログラムがメモリプログラマブル制御
装置に読込まれる場合にのみ必要である。第５図のステ
ップ構造１図を用いてステップ構造の作成を詳しく説明
する。ステップ構造の再生方法はシーケンスに無関係に
、従ってメモリプログラマブル制御装置に読み込まれた
すべてのプログラムに対して利用できる。この方法に従
って作成されたプログラムは従って例えば診断装置２の
固定値メモリ４に記憶される。診断装置はｌ１０−ポー
ト７を介してメモリプログラマブル制御装置内の割当て
られた各メモリアドレスＮを呼出す（２８）。このメモ
リアドレスに入れられているオペレーションが検査され
る（２９　）。オペレーションが例えばメモリアドレス
００１３におけるオペレーションのようにセント命令で
ある場合（３ｏ）、ＲＡＭ５の中のメモリセルＡに実メ
モリアドレス、オペレーション及ヒオペランドが書込ま
れる（３１）。一連の命令を診断装置のＲＡＭに書込ん
だ後、または該アドレスでセット命令が記憶されていな
かった場合、アドレスは１だけ増加され（３２）スター
トに戻る。

このようにしてすべての割当てられたメモリアドレスが
呼出される。すべてのセント命令はこのようにして診断
装置のＲＡＭ５に書込まれる。

セット命令が与えられることはここにシーケンスステッ
プが存在することの必要条件ではあるが十分条件ではな
い。従って第２の実行過程においてＲＡＭに入れられた
メモリアドレスＮはもう一度呼出され（３４）、セント
命令の前のアドレスが制御装置において検査される（３
５）。゛′診断装置によって該メモリセルのオペレーシ
ョン及びオペランドが検査される（３６）。従ってＲＡ
Ｍからアドレス００１３が記憶されているメモリセルか
呼出されると、メモリアドレス００１２　カオペレーシ
ョンとオペランドとについて検査される。オペレーショ
ンがアンド−命令であり、オペランドもＲＡＭのいずれ
かの位置に入れられている場合（３７）、次の命令はス
テップにとって重要なセット命令である。この関係で、
７−ケンスチェインの過程において各ステップは先行ス
テップにより進備されるので次のステップの作動の際そ
の都度先行ステップの状態を検査しなければならない。

第４図すに示した例ではオペランド３．１が先行ステッ
プのオペランドであるので検査は非常に簡ｊ”である。

しかし／−ケンス制御の際ループ及び分岐が排除されて
いないので、オペランドは他の出力倶１に関係のある変
数であってもよい。アンド−命令がなく、またオペレー
ションがＲＡＭにいずれかの形で記憶されていない場合
（３１参照）、後続するセット命令は新しいステップを
導く命令ではなく、例えば表示命令である。このような
命令はステップ構造にとって重要ではない。

この命令は従ってＲＡＭから再び消去される（３８）。

ここでＲＡＭ５の中の次のアドレスが呼出される（３９
）。このようにして以前にＲＡＭに記憶されたデータ（
３１）がもう一度検査され、ＲＡＭにおける命令に対す
る十分条件も与えられているかどうかを確認する。ＲＡ
Ｍ５におけるすべてのメモリセルが検査されると、制御
プログラムの実ステップ構造が診断装置に記憶される。

第３図に示した例で診断装置において全体で５つのステ
ップに対してＲＡＭ５のメモリセルが割当てられている
。第４図すによる例でば２５で示す行はメモリアドレス
００１３で記憶されている。

診断は規則的な間隔で実施することができる。

しかし欠陥は一般にほとんど稀にしか発生しないのでこ
の過程は実用的でない。全制御サイクルに対して所定の
時間を超過した時自動診断を開始するようにすると好都
合である。診断装置をデータノ々スに接続し、第６図に
示すように個々のメモリアドレスを診断装置のＲＡＭ５
がら呼出す（４１°）。メモリプログラマブル制御装置
のメモリからこれらのメモリアドレスのオペランドのス
テータスが呼出される（４２）。メモリアドレスのステ
ータスとはメモリセルのオペラ゛　ンドの状態である。

このステータスは０が１である。相応するメモリセルが
セットされていると論理１であり、メモリセルがセント
されていないと論理Ｏである。検出位置４３でステータ
スが検査される。ステータスがセントされていると、こ
のステップの進行条件は明らかに満たされているので、
ステップは正常である。他の検査は必要な（、ＲＡＭか
ら次のメモリアドレスが呼び出される。ステータスがセ
ットされていない場合、欠陥がステップ進行条件の中に
存在することがある。この場合呼出されたメモリアドレ
スに先行する、ステップ漁備を行なうアドレスが基漁に
なる（４４）。このアドレスはアンド命令と先行ステッ
プのオペランドとから成る。検査の際、メモリアドレス
００１３がセントされていなかったことが確認されると
、ステップ憔備状態００１２が与えられたがどうがか検
査される。そのアドレスがセントされていなく、即ちス
テータス０を有する場合、これはそのステップに先行す
るステップが終っていないか或いは既に終っているかを
意味する。そのために後続するステップもセットできな
いことがある。従ってこの探索は中断され、次のメモリ
７ＦＬ／スＮがＲＡＭから呼出される（４１）。

しかしこのステップ準備状態がセットされている場合、
このステップの他のステップ進行条件が満たされていな
いはずである。さもなければセント命令が出されていた
筈である。従って他のステップ進行命令２３が検査され
る。この目的のためにメモリアドレスは１だけ低下され
る。メモリアドレス００１２より１だけ低いメモリアド
レス００１１が呼出される（４６）。このメモリアドレ
スでステータスはオペレーション及びオペランドに依存
して検出される（４７）。

第４図すの例と同様にアンド−結合に関するものとする
と、このメモリアドレスのステータスは同じく１でなけ
ればならない。否定アンド／オア結合も可能なので、逆
のステータスが正しいとすることもあり得る。しかしこ
のことはオペレーションかられかる。ステータスが正し
い場合（４８）、、　次に高いアドレスに進行される。

ステータスが誤っている場合、これはそのメモリアドレ
スではステップ進行条件が満たされていないことを意味
する。第４図すの例でいえば、メモリアドレス００１１
の際入力側１．２に欠陥があって動作していることを意
味する。この入力側は表示装置４９に示される。操作者
は入力側１．２を例えば遮断または短絡について、また
は発生器に欠陥があるかについて検査できる。

これによって機械の停止状態をひき起こした欠陥が見つ
けられる。

大抵１つのステップには１つのみでなく複数のステップ
進行条件が必要である。ステップ（５０）では従って次
のステップ進行条件を検査するためにメモリアドレスが
同様に１だけ低減される。第４図すの例ではこれはメモ
リアドレス００１０におけるステップ進行条件である。

この検査が行なわれる前に、終了命令が生じているかど
うか（５１）、そのステップにおいて検査される。

終了命令はオペレーンヨンが例えばセット命令、リセッ
ト命令または指示命令の場合にのみ生じる。これは第４
図すではメモリアドレス０００９における場合にあたる
。この場合リセット命令ＲＡによって出方側３．１がリ
セットされる。終了命令の検査は行なわれない。この場
合ループを離れる。ステップ進行条件を検査すべき場合
には、ループがもう一度実行され、このループにおいて
オペレー７ヨノ及びオペランドに依存するステータスが
検査される。終了命令が生じると次のアドレスがＲＡＭ
５から呼び出され、こうしてノーケンスチェインのすべ
ての進行条件が検査される。表示装置で表示されるデー
タにより操作者は段階的にすべての欠陥を除去できる。

通例は１つの欠陥のみが表示される。他のデータを表示
して操作者にとって操作を簡単にするデータ表示装置ま
たは他の表示装置が接続可能である。

第６図のフローチャートによって分岐したチェイン、ル
ープ及びジャンプ命令を有する複雑なシーケンス制御も
検査することができる。進行条件の検出はそのステップ
の欠陥のあるセントアドレスから逆方向に行なわれるの
で、メモリプログラマブル制御装置のプログラムにおい
てジャンプ命令により指示されるかまたはメモリプログ
ラマブル制御装置においてプログラムのいずれかの位置
で論理結合の中間結果としてマーカに指示する進行条件
を検出することも可能である。

即ちメモリプログラマブル制御装置１１おいてステップ
はシーケンスの順序で確認するのではなくマーカを用い
て他のプログラム部分に関連させることができる。

簡単なメモリプログラマブル制御装置において／−ケン
スチェインが直列に構成され、即ちメモリプログラマブ
ル制御装置のプログラムにおいて各ステップが実施の順
序でプログラムされている場合に、診断方法は著しく簡
単化される。この場合シーケンスステップの他の特徴が
利用される。この方法を再び第４図すの例を用いて詳し
く説明する。

シーケンスステップの直列処理の際シーケンスステップ
１２にシーケンスステップ１３が続き、これらに７−ケ
ンスステップ１５が続く。

即ち順次に出力側３．１．３．２及び３．３がセットさ
れる。常に１つの出方側）のみがセットされ、この出力
側は次の出力９１ｊｌに対するステップ進行条件が満た
されている場合にのみ解除されるので、検査プログラム
により、ＲＡＭに入れられたいずれのメモリアドレスの
際にステータスが１であるかを確認すればよい。ステー
タス１をもつステップに後続するステップはこの場合障
害があるはずである。というのはステップ進行条件が欠
けていることにより先行ステップがリセットされないか
らである。例えばメモリアドレス００１３で出力側３．
２がセットされている場合、ステップ進行条件が欠ける
ため出力側３．３がセント可能でなければ、メモリアド
レス００１５における命令によって出力Ｉ１１３．２　
’ｉ　ＩＪ上セツトることはできない。診断装置により
メモリアドレス００１３のステータスは１であることが
わかると、直ちにＦＬ　Ａ　Ｍの中で次のステップのメ
モリアドレスに切換えられる。そして公知の方法で該ス
テップのステノゾ進行条件が検出される。この方法は診
断装置による検査を著しく簡単化し迅速化する。従って
診断は迅速に行なわれ、場合によっては°必要なプログ
ラムが非常に簡単化されるので、ｌ（０Ｍ４のメモリス
被−スは小さくできる。第６図に示されたようなフロー
チャートもステップ構造解析と共に診断装置のＲ，ＯＭ
　４の中に入れられる。

【図面の簡単な説明】

第１図はメモリプログラマブル制御装置と診断装置の相
互接続を示すブロック図、第２図は、本発明による診断
装置の構成を示すブロック図、第３図はメモリプログラ
マブル制御装置のプログラムの流れのステップを示すフ
ローチャートを示す図、第４図は第３図によるプログラ
ムのステップを説明するだめのもので、ａ）は流れのス
テップを実行する論理回路の一例を示しｓ　ｂ）はその
際のメモリのアドレスと、オペレーションおよびオペラ
シドの関係を示す図、第５図は診断装置によるステップ
構造の検出を説明するフローチャートを示す図、第６図
は診断装置による欠陥探索を説明するフローチャートを
示す図である。 １・・・メモリプログラマブル制御装置、２・・・診断
装置、３・９・・・データノ々ス、４・・・固定値メモ
１ハ５・・・可変メモリ、６・４９・・・表示装置、７
・・・入力／出力ポート、８・・・計算装置、１２〜１
６・・・ステップ

Claims (1)

1. 【特許請求の範囲】 １　メモリプログラマブル制御装置の制御シーケンスの
   欠陥を検出する方法において、診断装置（２）にメモリ
   プログラマツル制御装置（ｌ、）のプログラムのステッ
   プ構造が入れられ、診断装置（２）が欠陥金探す際各ス
   テップを呼出し、欠陥のあるステップにおいてステソゾ
   進行条件を検査することを特徴とするメモリプログラマ
   ブル制御装置の側倒シーケンスの欠陥を検出する方法。 ２　メモリフログラマプル制御装置（１）の制（財）サ
   イクルの時間が所定の値を超過した場合に欠陥探索が行
   なわれる特許請求の虻叩第１項記載のメモリプログラマ
   ブル制御装置の制御シーケンスの欠陥を検出する方法。 ３　新しいプログラムまたはプログラム部分を読みとっ
   た後プログラムのステップ構造が診断装置（２）により
   少なくとも一度検出される特許請求の範囲第１項記載の
   メモリプログラマブル制菌装置の制御シーケンスの欠陥
   を検出する方法。 ４　メモリアドレス（Ｎ）が診断装置により呼出され、
   セント命令を含みかつアンド命令が先行しているステッ
   プを診断装置に入れ、セント命令に論理結合されたアド
   レスが診断装置により呼出される特許請求の範囲第１項
   記載のメモリプログラマブル制御装置の制御シーケンス
   の欠陥を検出する方法。 ５　第１検査過程においてセット命令を有するすへての
   アドレスが診断装置（２）に記憶され、第２検査過程に
   おいてセントアドレスを有するアンド−命令が先行して
   いないアドレスが消去される特許請求の範囲第１項記載
   のメモリフログラマプル制御装置の制御シーケンスの欠
   陥を検出する方法。 ６　障害が起きた場合セントされたステータスを有する
   ステップが探索され、後続するステップにおいてステッ
   プ進行条件が検査される特許請求の範囲第１項記載のメ
   モリプログラマブル制御装置の制御シーケンスの欠陥を
   検出する方法。 ７　障害が起きた場合径ステップ命令が検査され、ステ
   ップのステータスがセットされていないがアンド−命令
   と論理結合されたアドレスのステータスがセントされて
   いる場合に該の制御シーケンスの欠陥を検出する方法。 ８　診断装置が計算装置（８）を有し、この計算装置に
   固定値メモリ（４）及び可変メモリ（５）が接続されて
   おり、計算装置（８）がデータ・マス（３）を介してメ
   モリプログラマブル制御装置に一接続可能であることを
   特徴とするメモリプログラマブル制御装置の診断装置。 ９　固定値メモリ（４）にステップ構造を記録するため
   のプログラムが保持されており、ステップ構造が可変メ
   モリ（５）において読みとられる特許請求の範囲第８項
   記載の診断装置。